EPM7128AEFC256-10

MAX 7000A（包括 MAX 7000AE）设备是基于 Altera 第二代 MAX 架构的高密度、高性能设备。这些设备采用先进的 CMOS 技术制造，基于 EEPROM 的 MAX 7000A 设备使用 3.3V 电源电压运行，提供从 600 到 10,000 个可用门，支持在系统可编程性 (ISP)，具有最快 4.5ns 的引脚到引脚延迟和高达 227.3 MHz 的计数器速度。MAX 7000A 设备在 -4、-5、-6、-7 和一些 -10 速度等级中兼容 PCI 特殊兴趣小组 (PCI SIG) PCI 局部总线规范修订版 2.2 的 33 MHz 运行要求。

MAX 7000A 架构支持 100% 晶体管到晶体管逻辑 (TTL) 模拟和高密度集成 SSI、MSI 和 LSI 逻辑功能。它轻松集成了多个设备，包括 PALs、GALs 和 22V10 设备。MAX 7000A 设备有多种封装形式，包括 PLCC、BGA、FineLine BGA、Ultra FineLine BGA、PQFP 和 TQFP 封装。

MAX 7000A 设备使用 CMOS EEPROM 单元实现逻辑功能。用户可配置的 MAX 7000A 架构可以容纳各种独立的组合和顺序逻辑功能。这些设备可以在设计开发和调试周期中快速重新编程，并且可以编程和擦除多达 100 次。

MAX 7000A 设备包含从 32 到 512 个宏单元，这些宏单元被组合成每 16 个宏单元一组的逻辑阵列块 (LAB)。每个宏单元具有可编程 AND/固定 OR 数组和可配置寄存器，该寄存器具有独立可编程的时钟、时钟使能、清除和预置功能。为了构建复杂的逻辑功能，每个宏单元可以补充共享扩展器产品项和高速并行扩展器产品项，每个宏单元最多可提供 32 个产品项。

MAX 7000A 设备提供可编程的速度/功率优化。关键速度部分的设计可以全速/全功率运行，而其余部分则以较低的速度/低功率运行。这种速度/功率优化功能使设计人员能够配置一个或多个宏单元，在仅增加名义上的定时延迟的情况下以 50% 或更低的功率运行。MAX 7000A 设备还提供了一个选项，可以减少输出缓冲区的转换率，从而在非关键速度信号切换时最小化噪声瞬变。所有 MAX 7000A 设备的输出驱动器可以设置为 2.5V 或 3.3V，所有输入引脚都兼容 2.5V、3.3V 和 5.0V，允许 MAX 7000A 设备用于混合电压系统。