EPF10K50EFI256-2

Altera的FLEX 10K器件是业界首款嵌入式可编程逻辑器件（PLD）。基于可重构的CMOS SRAM元件，灵活逻辑元件矩阵（FLEX）架构包含了实现常见门阵列宏功能所需的所有特性。FLEX 10K系列器件最多具有250,000个门，能够提供足够的密度、速度和特性，将包括多个32位总线在内的整个系统集成到单个器件中。FLEX 10K器件可重构，允许在发货前进行100%测试。因此，设计人员无需为故障覆盖目的生成测试向量。此外，设计人员无需管理不同ASIC设计的库存；FLEX 10K器件可在电路板上配置以实现所需的特定功能。

• 业界首个嵌入式可编程逻辑器件（PLD）系列，提供片上可编程系统（SOPC）集成
• 用于实现宏功能的嵌入式阵列，如高效存储器和专用逻辑功能；用于通用逻辑功能的逻辑阵列
• 高密度，典型门数为10,000至250,000（参见表1和表2）
• 最多40,960个RAM位；每个嵌入式阵列块（EAB）有2,048位，所有这些都可在不降低逻辑容量的情况下使用
• 系统级特性：支持MultiVoltTM I/O接口；FLEX 10KA器件中的5.0-V耐受输入引脚；低功耗（大多数器件在待机模式下典型规格小于0.5 mA）；FLEX 10K和FLEX 10KA器件支持外围组件互连特别兴趣小组（PCI SIG）PCI本地总线规范2.2版；FLEX 10KA器件包括上拉钳位二极管，可逐引脚选择以符合3.3-V PCI标准；部分FLEX 10KA器件支持负载为8个或更少的5.0-V PCI总线；内置符合IEEE Std. 1149.1 - 1990的联合测试行动小组（JTAG）边界扫描测试（BST）电路，且不消耗任何器件逻辑
• 器件采用先进工艺制造，工作电源电压为3.3-V或5.0-V（参见表3）
• 可通过外部配置器件、智能控制器或JTAG端口进行在线重新配置（ICR）
• 具有ClockLockTM和ClockBoostTM选项，可减少时钟延迟/偏差并实现时钟倍频
• 内置低偏差时钟分配树
• 所有器件进行100%功能测试，无需测试向量或扫描链
• 灵活互连：FastTrack®互连连续布线结构，实现快速、可预测的互连延迟；专用进位链，实现快速加法器、计数器和比较器等算术功能（由软件工具和宏功能自动使用）；专用级联链，实现高速、高扇入逻辑功能（由软件工具和宏功能自动使用）；三态仿真，实现内部三态总线；最多六个全局时钟信号和四个全局清除信号
• 强大的I/O引脚：每个引脚具有独立的三态输出使能控制；每个I/O引脚具有开漏选项；可编程输出压摆率控制，以减少开关噪声；FLEX 10KA器件支持热插拔
• 用于快速建立和时钟到输出延迟的外围寄存器
• 灵活的封装选项：提供84至600引脚的各种封装（参见表4和表5）；与同一封装中的其他FLEX 10K器件引脚兼容；FineLine BGA封装可最大限度提高电路板空间利用率
• Altera开发系统为基于Windows的PC以及Sun SPARCstation、HP 9000 Series 700/800工作站提供软件设计支持和自动布局布线
• 由EDIF 200和300网表文件、参数化模块库（LPM）、DesignWare组件、Verilog HDL、VHDL以及与Cadence、Exemplar Logic、Mentor Graphics、OrCAD、Synopsys、Synplicity、VeriBest和Viewlogic等制造商的流行EDA工具的其他接口提供额外的设计输入和仿真支持