EPM7512BQC208-6

MAX 7000B 器件是基于阿尔特拉第二代 MAX 架构的高密度、高性能器件。基于先进的 CMOS 技术制造，基于 EEPROM 的 MAX 7000B 器件采用 2.5V 电源电压供电，提供 600 至 10,000 个可用门、在系统可编程（ISP）功能、低至 3.5ns 的引脚到引脚延迟，以及高达 285.7MHz 的计数器速度。 MAX 7000B 架构支持 100% TTL 仿真，以及小规模集成电路（SSI）、中规模集成电路（MSI）和大规模集成电路（LSI）逻辑功能的高密度集成。它可以轻松集成多种器件，从可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）和 22V10 到 MACH 和 pLSI 器件。MAX 7000B 器件提供多种封装形式，包括 PLCC、BGA、FineLine BGA、0.8mm 超精细间距球栅阵列（Ultra FineLine BGA）、塑料四方扁平封装（PQFP）、薄型四方扁平封装（TQFP）和甚薄型四方扁平封装（VTQFP）。 MAX 7000B 器件使用 CMOS EEPROM 单元来实现逻辑功能。用户可配置的 MAX 7000B 架构可适应各种独立的组合逻辑和时序逻辑功能。在设计开发和调试阶段，这些器件可以快速高效地进行重新编程迭代，并且可以进行多达 100 次的编程和擦除操作。

• 基于第二代多阵列矩阵（MAX）架构的高性能 2.5V CMOS EEPROM 可编程逻辑器件（PLD）
• 与流行的 5.0V MAX 7000S 和 3.3V MAX 7000A 器件系列引脚兼容
• 高密度 PLD，可用门数量从 600 到 10,000 个
• 引脚到引脚逻辑延迟低至 3.5ns，计数器频率超过 285.7MHz
• 先进的 2.5V 在系统可编程（ISP）功能
• 通过内置的 IEEE Std. 1149.1 联合测试行动小组（JTAG）接口进行编程，具备先进的引脚锁定功能
• 增强的 ISP 算法，实现更快的编程速度
• ISP_Done 位，确保编程完整
• 在系统编程期间，I/O 引脚上有上拉电阻
• ISP 电路符合 IEEE Std. 1532 标准
• 多电压 I/O 接口，使器件内核工作在 2.5V，而 I/O 引脚兼容 3.3V、2.5V 和 1.8V 逻辑电平
• 可编程节能模式，每个宏单元可降低 50% 或更多的功耗
• 专用路径从 I/O 引脚到宏单元寄存器，提供快速的输入建立时间
• 支持先进的 I/O 标准，包括 SSTL - 2、SSTL - 3 和 GTL+
• I/O 引脚具有总线保持选项
• 与 PCI 兼容
• 总线友好架构，包括可编程压摆率控制
• 开漏输出选项
• 可编程安全位，保护专有设计
• 内置符合 IEEE Std. 1149.1 标准的边界扫描测试电路
• 支持热插拔操作
• 可编程接地引脚
• 可编程互连阵列（PIA）连续布线结构，实现快速、可预测的性能
• 可配置扩展乘积项分配，每个宏单元最多可使用 32 个乘积项
• 可编程宏单元寄存器，具有独立的清零、预置、时钟和时钟使能控制
• 两个全局时钟信号，可选择反相
• 宏单元寄存器可编程上电状态
• 6 到 10 个引脚或逻辑驱动的输出使能信号
• 引脚数量从 44 到 256 个，提供多种封装形式，包括薄型四方扁平封装（TQFP）、塑料四方扁平封装（PQFP）、球栅阵列（BGA）、节省空间的 FineLine BGA、0.8mm 超精细间距球栅阵列（Ultra FineLine BGA）和塑料 J 形引脚芯片载体（PLCC）
• 与同一封装中的其他 MAX 7000B 器件引脚兼容
• 阿尔特拉的 MAX + PLUS II 开发系统为基于 Windows 的个人电脑以及 Sun SPARCstation、HP 9000 Series 700/800 和 IBM RISC System/6000 工作站提供软件设计支持和自动布局布线功能
• 支持 EDIF 200 和 300 网表文件、参数化模块库（LPM）、Verilog HDL、VHDL 以及其他与流行 EDA 工具的接口，这些 EDA 工具来自 Cadence、Exemplar Logic、Mentor Graphics、OrCAD、Synopsys、Synplicity 和 VeriBest 等制造商
• 支持使用阿尔特拉的主编程单元（MPU）、MasterBlaster 串行/通用串行总线（USB）通信电缆和 ByteBlasterMV 并行端口下载电缆进行编程，也支持第三方制造商的编程硬件以及任何支持 Jam STAPL 文件（.jam）、Jam 字节码文件（.jbc）或串行向量格式文件（.svf）的在线测试仪