EPF81188AQC240-2

灵活逻辑单元矩阵系列结合了可擦除可编程逻辑器件和现场可编程门阵列的优势。该器件系列适用于多种应用，它融合了现场可编程门阵列的细粒度架构和高寄存器数量特性，以及可擦除可编程逻辑器件的高速和可预测互连延迟特性。逻辑在逻辑单元中实现，这些单元包含紧凑的4输入查找表和可编程寄存器。高性能由快速、连续的路由资源网络提供。这些器件为数字信号处理、宽数据路径操作和数据转换等应用提供了大量存储单元。它们是总线接口、晶体管-晶体管逻辑集成、协处理器功能和高速控制器的绝佳选择。高引脚数封装可将多个32位总线集成到单个器件中。所有器件封装都提供四个专用输入，用于具有大扇出的同步控制信号。每个输入/输出引脚在器件外围都有一个相关的寄存器。作为输出，这些寄存器提供快速的时钟到输出时间；作为输入，它们提供快速的建立时间。该架构中的逻辑和互连通过互补金属氧化物半导体静态随机存取存储器单元配置。这些器件在系统上电时通过存储在行业标准并行可擦除可编程只读存储器或串行配置器件中的数据，或由系统控制器提供的数据进行配置。配置数据也可以存储在行业标准的32K×8位或更大的配置器件中，或从系统随机存取存储器下载。器件配置后，可以通过复位器件并加载新数据在电路中进行重新配置。由于重新配置需要不到100毫秒，可以在系统运行期间进行实时更改。这些器件包含一个优化的微处理器接口，允许微处理器以串行、并行、同步或异步方式配置器件。该接口还使微处理器能够将器件视为存储器，并通过写入虚拟存储器位置来配置器件，使设计人员能够轻松创建配置软件。

• 低成本、高密度、寄存器丰富的互补金属氧化物半导体可编程逻辑器件系列
• 2500至16000个可用门
• 282至1500个寄存器
• 系统级特性：通过外部配置器件或智能控制器实现在电路可重配置性
• 完全符合外围组件互连特别兴趣组PCI本地总线规范2.2修订版，适用于5.0V操作
• 内置联合测试行动组边界扫描测试电路，符合IEEE标准1149.1-1990
• 多电压输入/输出接口，使器件内核可在5.0V下运行，同时输入/输出引脚兼容5.0V和3.3V逻辑电平
• 低功耗
• 灵活互连：快速通道互连连续路由结构，用于快速、可预测的互连延迟
• 专用进位链，实现算术功能
• 专用级联链，实现高速、高扇入逻辑功能
• 三态仿真，实现内部三态网络
• 强大的输入/输出引脚：可编程输出压摆率控制，减少开关噪声
• 外设寄存器，用于快速建立和时钟到输出延迟
• 采用先进的静态随机存取存储器工艺制造
• 提供多种封装，引脚数从84到304个
• 软件设计支持和自动布局布线由MAX+PLUS II开发系统提供
• 额外的设计输入和仿真支持由EDIF 200和300网表文件、参数化模块库、Verilog硬件描述语言、VHDL以及其他接口提供