MPC885CVR66557

MPC885/MPC880 是一种多功能的单芯片集成微处理器和外设组合，可用于多种控制器应用以及通信和网络系统。MPC885/MPC880 提供了增强的 ATM 功能、额外的快速以太网控制器、USB 串行端口控制器以及加密模块。

MPC885/MPC880 由三个使用 32 位内部总线的模块组成：一个 MPC8XX 核心、一个系统集成单元（SIU）和一个通信处理器模块（CPM）。MPC885/MPC880 上的 CPU 是基于 Power 架构技术构建的 32 位核心，集成了内存管理单元（MMU）和指令及数据缓存。该核心执行带条件预取但不带条件执行的分支预测。它包括 8-Kbyte 数据缓存和 8-Kbyte 指令缓存，两个缓存都是两路组相联。对于指令和数据缓存，其一致性在 128 位（4 字）缓存块上保持。这些缓存采用物理地址，并实现了最近最少使用（LRU）替换算法，且可以在缓存块的基础上锁定。MMU 支持 4K、16K、512K 和 8M 字节的多页大小，具有 16 个虚拟地址空间和 16 个保护组。MPC885/MPC880 还具有先进的片上仿真调试模式。

MPC885/MPC880 提供了增强的 ATM 功能，包括改进的操作、管理和维护（OAM）支持、OAM 性能监控（PM）支持、多个 APC 优先级、端口到端口切换能力、同时 MII（100BaseT）和 UTOPIA（半双工或全双工）能力、每个 PHY 的可选统计单元计数器、UTOPIA L2 兼容接口、SPI 和 I2C 的参数 RAM 以及驻留在 ROM 中的 AAL2/VBR 功能。

该设备支持高达 32 位的数据总线（动态总线调整为 8、16 和 32 位）和三十二根地址线。它包括一个具有八个银行的存储控制器、完整的动态 RAM (DRAM) 控制器、与各种存储设备的无胶接口以及片上总线仲裁逻辑。它还具有通用定时器、两个快速以太网控制器、系统集成单元（SIU）、周期性中断定时器（PIT）、时钟合成器、递减器和时间基准、复位控制器、IEEE Std 1149.1 测试访问端口（JTAG）以及针对 IPsec、SSL/TLS、SRTP、IEEE Std 802.11i 和 iSCSI 处理优化的安全引擎。

通信处理器模块（CPM）包括一个 RISC 控制器、特定于通信的命令、所有串行通道上的连续模式传输和接收、8-Kbytes 的双端口 RAM、几个串行 DMA（SDMA）通道以及三个带有开漏功能的并行 I/O 寄存器。该设备还包括一个片上 16X16 乘累加控制器（MAC）、四个波特率发生器、最多三个串行通信控制器（SCC）和最多两个串行管理通道（SMC）。

通用串行总线（USB）支持作为 USB 功能端点、USB 主机控制器或两者兼备进行测试。它兼容 USB 2.0 全速/低速，具有 CRC16 生成和校验、NRZI 编码/解码带位填充以及灵活的数据缓冲区，每帧有多个缓冲区等功能。

该设备还包括支持主从模式的串行外设接口（SPI）、互连集成电路（I2C）端口、时隙分配器（TSA）、并行接口端口（PIP）、PCMCIA 接口以及带有八个比较器的调试接口。