MPC8560VT667LC

MPC8560集成了基于Power Architecture™技术的PowerPC™处理器内核，以及网络、电信和无线基础设施应用所需的系统逻辑。MPC8560是PowerQUICC™ III系列器件成员，该系列器件结合了对行业标准接口的系统级支持，以及实现Power Architecture技术嵌入式类别的处理器。有关处理器的功能特性，请参考MPC8560 PowerQUICC III Integrated Communications Processor Reference Manual。

• 高性能32位Book E增强型内核，实现Power Architecture技术
• 32-Kbyte L1指令缓存和32-Kbyte L1数据缓存，带奇偶校验保护；缓存可全部锁定或按行锁定，指令和数据可分别锁定
• 专为嵌入式应用设计的内存管理单元(MMU)
• 增强型硬件和软件调试支持
• 性能监控工具
• 最高运行频率可达333 MHz的高性能RISC CPM
• CPM软件与前代PowerQUICC系列兼容
• 每个时钟可执行一条指令
• 可从内部ROM或指令RAM执行代码
• 32位RISC架构
• 针对通信环境优化:指令集支持CRC计算和位操作
• 内置定时器
• 通过32-Kbyte双端口RAM和每个外设控制器的虚拟DMA通道与嵌入式e500内核处理器对接
• 处理串行协议和虚拟DMA
• 三个全双工高速串行通信控制器(FCC)，支持以下协议:仅FCC1和FCC2支持通过UTOPIA接口的ATM协议；IEEE Std 802.3™/快速以太网；HDLC；完全透明操作
• 两个多通道控制器(MCC)，共可处理多达256个64 Kbps速率的HDLC/透明通道，可多路复用至最多8个TDM接口
• 四个全双工串行通信控制器(SCC)，支持以下协议:高级/同步数据链路控制(HDLC/SDLC)；LocalTalk（基于HDLC的局域网协议）；通用异步收发器(UART)；同步UART(1x时钟模式)；二进制同步通信(BISYNC)；完全透明操作
• 支持串行外设接口(SPI)主模式或从模式
• 集成I2C总线控制器
• 时隙分配器支持将任意SCC和FCC的数据多路复用到八个时分复用(TDM)接口，支持以下TDM格式:T1/CEPT线路；T3/E3；脉冲编码调制(PCM)高速公路接口；ISDN基群速率；Freescale片间数字链路(IDL)；通用电路接口(GCI)
• 支持用户自定义接口
• 八个独立波特率发生器(BRG)
• 四个通用16位定时器或两个32位定时器
• 通用并行端口:16个带中断能力的并行I/O线
• 支持ATM信元逆复用(IMA)
• 256 Kbyte L2缓存/SRAM，可配置为:全缓存模式(256-Kbyte缓存)；全内存映射SRAM模式(256-Kbyte SRAM映射为一个256-Kbyte块或两个128-Kbyte块)；半SRAM半缓存模式(128-Kbyte缓存和128-Kbyte内存映射SRAM)
• 缓存和SRAM模式下，64位边界均支持全ECC
• 缓存模式支持指令缓存、数据缓存，或两者兼具
• 外部主机可通过可编程内存范围或特殊事务类型(缓存留存)将数据强制分配到缓存
• 八路组相联缓存架构(1024组，每组32字节缓存行)
• 支持锁定整个缓存或选定缓存行，可通过Book E指令或外部主控事务设置和清除单个缓存行锁定
• 全局锁定和清除通过写入L2配置寄存器完成，指令和数据锁定可分别清除
• 内部总线访问支持读写缓冲
• SRAM特性包括:I/O设备通过标记事务为可窥探(全局)来访问SRAM区域；区域可位于内存映射中任意对齐位置；小于缓存行的访问通过读修改写事务访问，实现字节可访问的ECC保护
• 地址转换和映射单元(ATMU)
• 八个本地访问窗口定义本地32位地址空间内的映射
• 入站和出站ATMUs可映射到更大的外部地址空间:PCI/PCI-X提供三个入站窗口加一个配置窗口；RapidIO提供四个入站窗口加一个默认窗口和配置窗口；PCI提供四个出站窗口加默认转换；RapidIO提供八个出站窗口加默认转换
• DDR内存控制器，支持可编程定时，支持DDR-1 SDRAM
• 64位数据接口，最高333-MHz数据速率

• 网络
• 电信
• 无线基础设施