MAX8523EEE

MAX8523 双相栅极驱动器与 MAX8524/MAX8525 多相控制器一起，提供了灵活的2至8相CPU核心电压电源。0.5Ω/0.95Ω的驱动电阻允许每相高达30A的输出电流。

MAX8523中的每个MOSFET驱动器能够以仅15ns的传播延迟和11ns的典型上升和下降时间驱动3000pF的容性负载，允许每相操作频率高达1.2MHz。自适应死区时间控制低边MOSFET的开启，用户可编程的死区时间控制高边MOSFET的开启。这在允许使用各种MOSFET和控制器IC的同时最大化转换效率。欠压锁定（UVLO）电路确保正确的上电顺序。PWM_信号输入兼容TTL和CMOS。

MAX8523采用节省空间的16引脚QSOP封装，工作温度范围为-40℃至+85℃。

• 每个MOSFET驱动器能够以15ns的传播延迟和11ns的典型上升和下降时间驱动3000pF的电容负载，允许每相操作高达1.2MHz。
• 0.5Ω/0.95Ω的驱动电阻允许每相输出电流高达30A。
• 自适应死区时间控制低侧MOSFET的开启，用户可编程的死区时间控制高侧MOSFET的开启。
• PWM_信号输入与TTL和CMOS兼容。
• 适用于2到8相实现，配合MAX8524和MAX8525使用。
• 采用节省空间的16引脚QSOP封装（4.9mm x 6mm）。
• 操作温度范围为-40°C至+85°C。
• 高达6.5V的栅极驱动电压。
• UVLO电路确保正确的电源启动顺序。
• 高侧驱动器具有典型的0.8Ω源电阻和0.65Ω沉电阻，导致在5V供电电压下峰值源电流为6A，峰值沉电流为7A。
• 低侧驱动器具有典型的0.95Ω源电阻和0.5Ω沉电阻，产生5A峰值源电流和10A峰值沉电流。
• 自适应直通保护用于高侧MOSFET关闭后和低侧MOSFET开启前的切换过渡。
• 当VCC低于UVLO阈值（典型3.5V）时，DH_和DL_保持低电平。一旦VCC高于UVLO阈值且PWM_为低电平时，DL_保持高电平而DH_保持低电平。
• VCC提供内部逻辑电路的供电电压。为了避免DH_、DL_和LX_引脚上的开关噪声引起的故障，建议对VCC引脚进行RC去耦。
• MAX8523使用自举电路生成高侧驱动器的浮动供电电压。
• PV_提供低侧驱动器的供电电压。PV_处的去耦电容器也在DL_为高电平时为BST电容器充电。
• 连接DLY到VCC以获得默认的延迟时间，通常为20ns。在DLY和PGND1之间添加一个延迟电阻RDLY可以增加低侧MOSFET驱动关断和高侧MOSFET导通之间的延迟。
• 在高输入电压下，高侧MOSFET的快速开启可能会由于低侧MOSFET漏极处的高dV/dt而暂时开启低侧MOSFET。

• 针对Pentium IV的核心电压供应
• 微处理器
• 服务器和工作站
• 台式电脑
• 电压调节模块 (VRMs)
• 直流到直流调节模块
• 交换机、路由器和存储设备