TSB12LV21BIPGF

TSB12LV21B（PCILynx - 2）提供了高性能的IEEE 1394 - 1995接口，能够在1394物理层链路接口、PCI总线接口以及连接到本地总线接口的外部设备之间传输数据。1394物理层链路接口用于连接1394物理层设备，由板载链路层控制器（LLC）提供支持。LLC可控制在FIFO和物理层链路接口之间以100 Mbit/s、200 Mbit/s和400 Mbit/s的速率发送和接收1394数据包数据。链路层还具备从物理层设备接收状态信息，并通过应用软件访问物理层控制和状态寄存器的能力。 内部4K字节的存储器可配置为多个可变大小的FIFO，无需外部FIFO。用户可单独配置FIFO，以支持1394接收、异步传输和同步传输操作。 PCI接口支持高达33 MHz的32位突发传输，既能作为主设备也能作为从设备运行。配置寄存器可从外部串行EEPROM加载数据，使电路板和系统设计人员能够分配自己独特的识别码。自动引导模式允许数据移动系统（如扩展坞）在无需主机CPU的情况下在PCI总线上运行。 DMA控制器使用数据包控制列表（PCL）数据结构来控制数据传输，使DMA能够在无需主机CPU干预的情况下运行。这些PCL可以存于PCI内存或连接到本地总线端口的内存中。PCL实现了一套指令集，支持链接、条件分支、1394数据传输控制、辅助支持命令和状态报告。五个DMA通道可处理可编程数据类型。PCL可以链接在一起形成一个通道控制程序，为每个DMA通道提供支持。数据可以以大端或小端格式存储，无需主机CPU进行字节交换。数据可以传输到4字节对齐的位置以实现最高性能，也可以传输到非对齐位置以实现最佳内存使用。 RAM、ROM、AUX、ZV和通用I/O（GPIO）端口共同构成了本地总线接口。这些映射到PCI地址的端口可以通过PCI总线或内部DMA事务进行访问。内部事务不会出现在外部PCI总线上，从而节省了PCI带宽。DMA数据包控制列表或其他数据可以存储在连接到本地总线接口的外部RAM或ROM中，进一步减少了PCI总线的使用并提高了性能。ZV本地总线端口用于将数据从1394视频设备传输到连接到PCILynx - 2 ZV端口的外部设备。该接口提供了一种直接从连接到本地总线接口的符合ZV标准的设备接收1394数码相机数据包的方法。 内置测试寄存器、专用测试输出端子和四个GPIO端子可用于观察内部状态，并提供便捷的软件调试功能。可编程中断可通知驱动软件重要事件，如1394总线复位和DMA到PCL传输完成。 3.3 V内部操作可降低功耗，同时保持与5 V信号环境的兼容性。PCI接口与3 V和5 V的PCI系统均兼容。 TSB12LV21B适用于0℃至70℃的商用温度范围。TSB12LV21BI适用于 - 40℃至85℃的工业温度范围。

• 符合IEEE 1394 - 1995标准
• 符合IEEE 1212 - 1991标准
• 支持IEEE 1394 - 1995链路层控制
• 符合PCI本地总线规范2.1版
• 支持100、200和400 Mb/s的IEEE 1394传输速率
• 3.3 V核心逻辑，同时保持5 V耐受输入
• 具备1394周期主设备功能
• 提供4K字节的可配置FIFO RAM
• 提供五个分散聚集DMA通道
• 提供中断事件的软件控制
• 提供四个通用输入/输出端口
• 支持即插即用（PnP）规范
• 为1394数据包传输生成32位CRC
• 在接收1394数据包时进行32位CRC检查
• 提供PCI总线主设备功能以支持DMA操作
• 提供PCI从设备功能以读写内部寄存器
• 支持1394与本地总线RAM、ROM、AUX或缩放视频之间的分布式DMA传输
• 采用先进的亚微米、低功耗CMOS技术
• 采用176引脚PQFP（PGF）封装