54LS138DM

这些肖特基钳位电路专为高性能内存解码或数据路由应用而设计，要求极短的传播延迟时间。在高性能内存系统中，这些解码器可用于最大程度减少系统解码的影响。当与高速内存配合使用时，这些解码器的延迟时间通常小于内存的典型访问时间。这意味着解码器引入的有效系统延迟可以忽略不计。 LS138 根据三个二进制选择输入和三个使能输入的条件对八路中的一路进行解码。两个低电平有效和一个高电平有效的使能输入减少了扩展时对外部门电路或反相器的需求。无需外部反相器即可实现 24 线解码器，而 32 线解码器仅需一个反相器。使能输入可作为数据输入用于多路分配应用。 LS139 在单个封装中包含两个独立的 2 线至 4 线解码器。低电平有效的使能输入可在多路分配应用中用作数据线。 所有这些解码器/多路分配器均具有全缓冲输入，仅向其驱动电路呈现一个归一化负载。所有输入均采用高性能肖特基二极管进行钳位，以抑制线路振铃并简化系统设计。

• 专为高速应用而设计：内存解码器、数据传输系统
• LS138 3 线至 8 线解码器集成 3 个使能输入，简化级联和/或数据接收
• LS139 包含两个完全独立的 2 线至 4 线解码器/多路分配器
• 采用肖特基钳位以实现高性能
• 典型传播延迟（3 级逻辑）：LS138 21 ns、LS139 21 ns
• 典型功耗：LS138 32 mW、LS139 34 mW