72V265LA15PFGI

IDT72V255LA/72V265LA是IDT72255/72265的功能兼容版本，设计为使用3.3V电源运行，以实现极低的功耗。IDT72V255LA/72V265LA是极深、高速的CMOS先进先出（FIFO）存储器，具有时钟控制的读写功能。这些FIFO相对于之前的SuperSync FIFO有许多改进，包括：去除了一个时钟输入相对于另一个时钟输入的频率限制，移除了频率选择引脚（FS），因此不再需要选择两个时钟输入（RCLK或WCLK）哪个运行在更高频率。重传操作所需的周期现在固定且短。从第一个字写入空FIFO到可以读取的时间，即第一个字数据延迟周期，现在固定且短。SuperSync FIFO特别适用于网络、视频、电信、数据通信和其他需要缓冲大量数据的应用。输入端口由写时钟（WCLK）输入和写使能（WEN）输入控制。当WEN有效时，数据在WCLK的每个上升沿写入FIFO。输出端口由读时钟（RCLK）输入和读使能（REN）输入控制。当REN有效时，数据在RCLK的每个上升沿从FIFO中读取。提供输出使能（OE）输入用于输出的三态控制。RCLK和WCLK信号的频率可以在0到fMAX之间完全独立变化。一个时钟输入相对于另一个时钟输入的频率没有限制。这些器件有两种可能的定时操作模式：IDT标准模式和首字直通（FWFT）模式。在IDT标准模式下，写入空FIFO的第一个字除非执行特定的读操作，否则不会出现在数据输出线上。读操作包括激活REN（上划线）并使RCLK上升沿有效，将字从内部存储器移到数据输出线。在FWFT模式下，写入空FIFO的第一个字在RCLK信号三次转换后直接时钟到数据输出线。访问第一个字不需要使REN（上划线）有效。然而，后续写入FIFO的字需要REN（上划线）为低电平才能访问。主复位期间FWFT/SI输入的状态决定使用的定时模式。对于需要比单个FIFO提供更多数据存储容量的应用，FWFT定时模式允许通过串联FIFO进行深度扩展（即一个FIFO的数据输出连接到下一个FIFO的相应数据输入），不需要外部逻辑。这些FIFO有五个标志引脚，EF（上划线）/OR（上划线）（空标志或输出就绪）、FF（上划线）/IR（上划线）（满标志或输入就绪）、HF（上划线）（半满标志）、PAE（上划线）（可编程几乎空标志）和PAF（上划线）（可编程几乎满标志）。EF（上划线）和FF（上划线）功能在IDT标准模式下选择。IR（上划线）和OR（上划线）功能在FWFT模式下选择。HF（上划线）、PAE（上划线）和PAF（上划线）无论定时模式如何都始终可用。PAE（上划线）和PAF（上划线）可以独立编程，在内存中的任何点切换。

• 可在以下内存组织中选择：IDT72V255LA（8,192 x 18）、IDT72V265LA（16,384 x 18）
• 与IDT72V275/72V285和IDT72V295/72V2105 SuperSync FIFO引脚兼容
• 与5V的IDT72255/72265系列功能兼容
• 10ns读写周期时间（6.5ns访问时间）
• 固定、低的首字数据延迟时间
• 5V输入容限
• 自动掉电功能使待机功耗最小化
• 主复位清除整个FIFO
• 部分复位清除数据，但保留可编程设置
• 重传操作具有固定、低的首字数据延迟时间
• 空、满和半满标志指示FIFO状态
• 可编程的几乎空和几乎满标志，每个标志可以默认为两个预选偏移之一
• 可通过串行或并行方式编程部分标志
• 选择IDT标准定时（使用EF和FF标志）或首字直通定时（使用OR和IR标志）
• 输出使能将数据输出置于高阻抗状态
• 易于在深度和宽度上扩展
• 独立的读写时钟（允许同时读写）
• 提供64引脚薄四方扁平封装（TQFP）和64引脚超薄四方扁平封装（STQFP）
• 采用高性能亚微米CMOS技术
• 提供工业温度范围（-40℃至 +85℃）
• 提供环保部件，详见订购信息

网络、视频、电信、数据通信