SCAN921025HSM-NS

SCAN921025H 将10位宽的并行LVCMOS/LVTTL数据总线转换为带有嵌入时钟的单个高速总线LVDS串行数据流。SCAN921226H接收总线LVDS串行数据流，并将其转换回10位宽的并行数据总线，同时恢复并行时钟。两个设备均符合IEEE 1149.1边界扫描测试标准。IEEE 1149.1功能通过标准测试访问端口（TAP）为设计或测试工程师提供了对背板或电缆互连的访问，并能够验证差分信号完整性。这一对设备还具有全速BIST模式，可以全速验证串行器和解串器之间的互连。SCAN921025H通过背板或电缆传输数据。单一差分对数据路径使PCB设计更加简单。此外，减少电缆、PCB走线数量和连接器尺寸大大降低了成本。由于一个输出端口串行传输时钟和数据位，它消除了时钟到数据和数据到数据的偏斜。电源关闭引脚在不使用任一设备时通过降低供电电流来节省电力。在串行器上电时，可以选择激活同步模式或允许解串器使用同步到随机数据的功能。通过使用同步模式，解串器将在指定的锁定时间内建立锁相。此外，嵌入式时钟保证了每12位周期内总线上有一次跳变。这消除了由于电缆充电条件引起的传输错误。此外，可以将SCAN921025H的输出引脚置于三态以实现高阻态。PLL可以锁定在20 MHz至80 MHz之间的频率。

• 高温工作至125°C
• 符合IEEE 1149.1（JTAG）标准并支持全速BIST测试模式。
• 从PLL锁定到随机数据模式的时钟恢复。
• 每个数据传输周期保证转换
• 芯片组（Tx+Rx）功耗<600 mW（典型值）@ 80 MHz
• 单差分对消除多通道偏斜
• 800 Mbps串行总线LVDS数据速率（在80 MHz时钟下）
• 10位并行接口用于1字节数据加2个控制位
• 同步模式和LOCK指示器
• 可编程时钟边缘触发
• 断电时接收器输入高阻态
• 总线LVDS串行输出额定负载为27Ω
• 小型49引脚BGA封装

• 汽车相关
• 工业