CY2292SXC-492

CY2292是第三代时钟发生器系列产品。它向上兼容行业标准ICD2023和ICD2028，并提供高度可定制的特性，以满足现代主板和其他同步系统多样化的时钟生成需求。 所有产品都为PC主板应用提供了一组高度可配置的时钟。四个可配置时钟输出（CLKA - CLKD）中的每一个都可以从30种频率中任选其一进行任意组合分配。配置为相同或相关频率的多个输出具有较低的（小于500 ps）偏移，实际上为重载信号提供了片上缓冲。 CY2292可配置为5 V或3.3 V工作。内部ROM表采用EPROM技术，允许对输出频率进行完全定制。参考振荡器设计用于10 MHz至25 MHz的晶体，提供了额外的灵活性。使用该晶体时无需外部组件。或者，也可以使用频率在1 MHz至30 MHz之间的外部参考时钟。 CY2292片上有四个独立的频率源，分别是参考振荡器和三个PLL。每个PLL都有特定的功能。系统PLL（SPLL）在可配置输出端提供固定的输出频率。SPLL提供最多的输出频率分频选项。CPU PLL（CPLL）由选择输入（S0 - S2）控制，可提供八种用户可选频率，且频率之间可平滑转换。通用PLL（UPLL）提供最精确的时钟，常用于其他频率源未提供的杂项频率。 所有配置都可通过EPROM编程，从而缩短样品和生产周期。

• 三个集成锁相环（PLL）
• 可擦除可编程只读存储器（EPROM）可编程
• 工厂可编程（CY2292）或现场可编程（CY2292F）设备选项
• 低偏移、低抖动、高精度输出
• 电源管理选项（关断、OE、暂停）
• 频率选择选项
• CPUCLK上的平滑转换
• 可配置3.3 V或5 V工作
• 16引脚小外形集成电路（SOIC）封装（CY2292F也有TSSOP封装）
• 从一个外部源生成多达三种定制频率
• 易于定制且周转速度快
• 为所有应用场景提供编程支持
• 支持低功耗应用
• CPU PLL上有八种用户可选频率
• 允许下游PLL锁定CPUCLK输出
• 行业标准封装节省电路板空间