CY25000-SX001A

CY25000是一款扩频时钟发生器（SSCG）集成电路，用于降低当今高速数字电子系统中的电磁干扰（EMI）。该器件采用赛普拉斯专有的锁相环（PLL）和扩频时钟（SSC）技术来合成和调制输入时钟的频率。通过对时钟进行频率调制，可大幅降低基频和谐波频率下测得的EMI。这种辐射能量的降低可以显著降低符合监管机构要求（EMC）的成本，并在不降低系统性能的情况下缩短产品上市时间。CY25000使用工厂可编程配置存储阵列来合成输出频率、扩频百分比、晶体负载电容、参考时钟开关和PD#/OE选项。扩频百分比在工厂被编程为中心扩频或向下扩频，具有不同的扩频百分比。中心扩频范围为±0.25%至±2.50%，向下扩频范围为 -0.5%至 -5.0%。如有需要，可联系工厂获取更小或更大的扩频百分比。CY25000的输入可以是晶体或时钟信号。晶体的输入频率范围为8 - 30 MHz，时钟信号的输入频率范围为8 - 166 MHz。CY25000有两个时钟输出，REFCLK和SSCLK。非扩频的REFCLK输出与CY25000的输入频率相同。经频率调制的SSCLK输出可在3 - 200 MHz范围内编程。CY25000产品采用8引脚SOIC（150密耳）封装，商业工作温度范围为0至70°C。

• 宽工作输出（SSCLK）频率范围 — 3 - 200 MHz
• 可编程扩频，标称调制频率为30 kHz
• 中心扩频：±0.25%至±2.5%
• 向下扩频： -0.5%至 -5.0%
• 输入频率范围：外部晶体为8 - 30 MHz基频晶体；外部参考为8 - 166 MHz时钟
• 集成锁相环（PLL）
• 可编程晶体负载电容调谐阵列
• 低周期抖动
• 3.3V工作
• 扩频开/关功能
• 掉电或输出使能功能

• 个人电脑外设
• 网络
• 消费类应用