CY2509ZXC-1T

CY2509/10 是一款基于 PLL 的时钟驱动器，专为双列直插式内存模块设计。该时钟驱动器的输出频率高达 133 MHz，输出间偏斜小于 250 ps。CY2509/10 可实现极小的周期间抖动和长期抖动，这对于满足 DIMM 应用中严格的输入间偏斜预算至关重要。 当前的 256 和 512 兆字节内存模块需要支持 100 MHz 的时钟速度。特别是对于采用 76×4 或 8×8 格式配置的卡，主板提供的时钟信号通常不够强，无法满足 DIMM 上内存和逻辑器件的所有要求。 CY2509/10 接收来自主板的信号，并缓冲输出具有足够驱动能力的时钟信号，以满足所有 DIMM 板的时钟需求。CY2509/10 还设计用于满足新的 PC133 SDRAM 设计需求，可工作在 133 MHz。 CY2509/10 专门设计用于接收目前主板设计中使用的 SSFTG 信号，以降低 EMI。未设计为传递此特性的零延迟缓冲器可能会导致偏斜故障。 输出使能引脚可在不使用输出时将其关闭，从而降低 EMI 和功耗。

• Spread Aware™ 设计，可与扩频频率定时发生器 (SSFTG) 参考信号配合使用
• 非常适合 100 MHz 和 133 MHz 设计 十个（CY2509）或十一个（CY2510）低压互补金属氧化物半导体 (LVCMOS)/低压晶体管 - 晶体管逻辑 (LVTTL) 输出
• 典型的周期间峰值抖动为 50 ps
• CY2510 版本有单个输出使能引脚，CY2509 器件有双引脚，可关闭部分输出
• 3.3 V 电源供电
• 片上集成 25 Ω 阻尼电阻
• 采用 24 引脚薄型收缩小外形封装 (TSSOP)
• 与 W132 - 09B/10B 相比，跟踪偏斜得到改善，但频率支持范围更窄