CY25100SXC-048T

CY25100是一款扩频时钟发生器（SSCG）集成电路，用于降低当今高速数字电子系统中的电磁干扰（EMI）。 该器件采用赛普拉斯（Cypress）专有的锁相环（PLL）和扩频时钟（SSC）技术，对输入时钟的频率进行合成和调制。通过对时钟进行频率调制，可大幅降低基频和谐波频率下测得的电磁干扰。辐射能量的降低可显著降低满足监管机构（EMC）要求的成本，并在不降低系统性能的前提下缩短产品上市时间。 CY25100使用工厂或现场可编程配置存储器阵列来合成输出频率、扩频百分比、晶体负载电容、参考时钟输出开关、扩频开关功能以及PD#/OE选项。 扩频百分比可编程为中心扩频或向下扩频，并支持多种扩频百分比。中心扩频范围为±0.25%至±2.50%，向下扩频范围为 -0.5%至 -5.0%。 CY25100的输入可以是晶体或时钟信号。CY25100有两个时钟输出：REFCLK和SSCLK。非扩频的REFCLK输出与CY25100的输入频率相同。

• 宽工作输出（SSCLK）频率范围：3 MHz至200 MHz
• 可编程扩频，标称调制频率为31.5 kHz
  • 中心扩频：±0.25%至±2.5%
  • 向下扩频： -0.5%至 -5.0%
• 输入频率范围
  • 外部晶体：8至30 MHz基频晶体
  • 外部参考：8至166 MHz时钟
• 集成锁相环（PLL）
• 提供现场可编程器件
• 可编程晶体负载电容调谐阵列
• 低周期抖动
• 扩频开关功能
• 掉电或输出使能功能
• 商业和工业温度范围
• 3.3V工作电压
• 8引脚TSSOP和SOIC封装