CY25560SC

赛普拉斯CY25560是一款扩频时钟发生器（SSCG）集成电路，用于降低当今高速数字电子系统中的电磁干扰（EMI）。CY25560采用赛普拉斯专有的锁相环（PLL）和扩频时钟（SSC）技术，对参考时钟的输入频率进行合成和频率调制。通过对时钟进行频率调制，可大幅降低时钟（SSCLK）基频和谐波频率处测得的电磁干扰。这种辐射能量的降低可以显著降低符合法规要求的成本和产品上市时间，同时不降低系统性能。CY25560使用非常简单且用途广泛。通过对S0和S1数字输入进行编程来选择频率和扩展百分比范围。这些输入使用三种逻辑状态（高（H）、低（L）和中（M）逻辑电平）来选择九个可用扩展百分比范围之一。CY25560针对SVGA（40 MHz）和XVGA（65 MHz）控制器时钟进行了优化，也适用于频率范围为25至100 MHz的应用。通过在S0和S1数字控制输入处使用三级（高、低和中）逻辑，可以实现广泛的数字可选扩展百分比。输出扩展（频率调制）以输入频率为中心对称分布。扩频时钟控制（SSCC）功能可启用或禁用频率扩展，便于在电磁干扰测试期间比较系统性能。CY25560采用八引脚SOIC封装，商业工作温度范围为0°C至70°C，工业工作温度范围为 - 40°C至85°C。

• 工作频率范围为25至100 MHz
• 多种（9种）扩展选择范围
• 接受时钟和晶体输入
• 低功耗：25 MHz输入频率时为56 mW；65 MHz输入频率时为89 mW；100 MHz输入频率时为139 mW
• 频率扩展禁用功能
• 中心扩展调制
• 低周期抖动
• 8引脚SOIC封装
• 商业和工业温度范围

• 台式机、笔记本电脑和平板电脑
• VGA控制器
• LCD面板和显示器
• 打印机和多功能设备（MFP）