立创商城logo
购物车0
CY7C1313AV18-167BZC引脚图
  • 引脚图
  • 焊盘图

温馨提醒:图片仅供参考,商品以实物为准

CY7C1313AV18-167BZC

CY7C1313AV18-167BZC

SMT扩展库PCB免费打样
私有库下单最高享92折
商品型号
CY7C1313AV18-167BZC
商品编号
C2955668
商品封装
FBGA-165(13x15)​
包装方式
管装
商品毛重
1克(g)

商品参数

属性参数值
商品目录静态随机存取存储器(SRAM)
接口类型并口(Parallel)
存储容量18Mbit
工作电压1.4V~1.9V
属性参数值
工作温度0℃~+70℃
工作电流640mA
待机电流420mA
功能特性边界扫描(JTAG)功能;内置延迟锁定环

商品概述

CY7C1311AV18/CY7C1313AV18/CY7C1315AV18是1.8V同步流水线SRAM,配备QDR-II架构。该架构包括两个独立端口访问存储器阵列:读端口专用数据输出支持读操作,写端口专用数据输入支持写操作。独立的数据输入和输出消除了常见I/O设备所需的数据总线转向需求。各端口通过公共地址总线访问,读写地址在输入时钟K的交替上升沿锁存。读写端口访问相互独立。为提升数据吞吐量,读写端口均配备双倍数据率接口。每个地址对应四个8位字(CY7C1311AV18)、18位字(CY7C1313AV18)或36位字(CY7C1315AV18),可顺序突发进出设备。数据可在输入时钟K和K及输出时钟C和C的每个上升沿传输,从而提升存储器带宽并简化系统设计。设备采用地址输入多路复用以减少引脚数量,并通过独立端口避免数据竞争。

商品特性

  • 独立的读写数据端口,支持并发事务
  • 250 MHz时钟,用于高带宽
  • 4字突发,降低地址总线频率
  • 读写端口均具有双倍数据率接口(数据在250 MHz下以500 MHz传输)
  • 两个输入时钟(K和K),用于精确的DDR时序,SRAM仅使用上升沿
  • 两个输出时钟(C和C),补偿时钟偏斜和飞行时间不匹配
  • 回波时钟(CQ和CQ),简化高速系统中的数据捕获
  • 单一多路复用地址输入总线,锁存读写端口的地址输入
  • 独立的端口选择,用于深度扩展
  • 同步内部自定时写入
  • 提供×8、×18和×36配置
  • 完整的数据一致性,提供当前数据
  • 核心电压Vdd=1.8V(±0.1V);I/O电压Vddq=1.4V至Vdd
  • 13×15×1.4 mm 1.0-mm间距FBGA封装,165球(11×15矩阵)
  • 可变驱动HSTL输出缓冲器
  • JTAG 1149.1兼容测试访问端口
  • 延迟锁定环,用于精确的数据放置

数据手册PDF