CY7C4831-25AC
CY7C4831-25AC
- 商品型号
- CY7C4831-25AC
- 商品编号
- C2954649
- 商品封装
- TQFP-64(14x14)
- 包装方式
- 管装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | FIFO存储器 | |
| 存储容量 | 256x9 | |
| 时钟频率(fc) | 100MHz | |
| 工作电压 | 4.5V~5.5V | |
| 工作电流 | 60mA | |
| 访问时间 | 8ns |
| 属性 | 参数值 | |
|---|---|---|
| 功能 | 异步 | |
| 总线方向 | 单向 | |
| 可编程标志支持 | 无 | |
| 工作温度 | 0℃~+70℃ | |
| 功能特性 | 输出使能 |
商品概述
CY7C48X1是双高速、低功耗、先进先出（FIFO）存储器，具有时钟控制的读写接口。所有产品均为9位宽，可作为两个独立的FIFO运行。CY7C48X1与IDT728X1引脚兼容。可编程特性包括几乎满/几乎空标志。这些FIFO为各种数据缓冲需求提供了解决方案，包括高速数据采集、多处理器接口和通信缓冲。这些FIFO有两组独立的9位输入和输出端口，由独立的时钟和使能信号控制。输入端口由自由运行的时钟（WCLKA、WCLKB）和两个写使能引脚（WENA1、WENA2/LDA、WENB1、WENB2/LDB）控制。当（WENA1、WENB1）为低电平且（WENA2/LDA、WENB2/LDB）为高电平时，数据在（WCLKA、WCLKB）信号的上升沿写入FIFO。当（WENA1、WENA2/LDA、WENB1、WENB2/LDB）保持有效时，数据在每个WCLKA、WCLKB周期持续写入FIFO。输出端口以类似方式由自由运行的读时钟（RCLKA、RCLKB）和两个读使能引脚（（RENA1、RENB1）、（RENA2、RENB2））控制。此外，CY7C48X1每个FIFO都有输出使能引脚（OEA、OEB）。读（RCLKA、RCLKB）和写（WCLKA、WCLKB）时钟可以连接在一起以实现单时钟操作，或者两个时钟可以独立运行以用于异步读写应用。时钟频率最高可达100 MHz。深度扩展可以使用一个使能输入进行系统控制，而另一个使能由扩展逻辑控制以引导数据流。CY7C48X1提供两组四个不同的状态引脚：空、满、几乎空、几乎满。几乎空/几乎满标志可编程为单字粒度。可编程标志默认为空+7和满 - 7。这些标志是同步的，即它们相对于读时钟（RCLKA、RCLKB）或写时钟（WCLKA、WCLKB）改变状态。当进入或退出空和几乎空状态时，标志仅由（RCLKA、RCLKB）更新。表示几乎满和满状态的标志仅由（WCLKA、WCLKB）更新。同步标志架构保证标志至少在一个周期内保持其状态。所有配置均采用先进的0.65μm N阱CMOS技术制造。输入ESD保护大于2001V，通过使用保护环防止闩锁。
商品特性
- 双高速、低功耗、先进先出（FIFO）存储器
- 双256 x 9（CY7C4801）
- 双512 x 9（CY7C4811）
- 双1K x 9（CY7C4821）
- 双2K x 9（CY7C4831）
- 双4K x 9（CY7C4841）
- 双8K x 9（CY7C4851）
- 在单个封装中功能等同于两个CY7C4201/4211/4221/4231/4241/4251 FIFO
- 采用0.65微米CMOS工艺以实现最佳速度/功耗
- 高速100 MHz操作（10 ns读写周期时间）
- 提供大容量、高速、设计灵活性和小尺寸的最佳组合
- 完全异步且可同时进行读写操作
- 每个器件有四个状态标志：空、满以及可编程的几乎空/几乎满
- 低功耗 — Icc1 = 60 mA
- 输出使能（OEA/OEB）引脚
- 深度扩展能力
- 宽度扩展能力
- 节省空间的64引脚TQFP封装
- 引脚兼容且功能等同于IDT72801、72811、72821、72831、72841、72851
应用领域
- 高速数据采集
- 多处理器接口
- 通信缓冲