IMISM561BZ

赛普拉斯SM561是一款扩频时钟发生器（SSCG）集成电路，用于降低当今高速数字电子系统中的电磁干扰（EMI）。SM561采用赛普拉斯专有的锁相环（PLL）和扩频时钟（SSC）技术，对参考时钟的输入频率进行合成和频率调制。通过对时钟进行频率调制，可大幅降低时钟（SSCLK）基频和谐波频率处测得的EMI。这种辐射能量的降低可以显著降低符合监管要求的成本和产品上市时间，同时不影响系统性能。SM561使用非常简单且通用，频率和扩展百分比范围可通过对S0和S1数字输入进行编程来选择。这些输入使用三种逻辑状态（高（H）、低（L）和中（M））来选择九种可用的频率调制和扩展百分比范围之一。SM561适用于参考频率在54至166 MHz范围内的应用。通过在S0和S1数字控制输入处使用三电平（高、低和中）逻辑，可以实现广泛的数字可选扩展百分比。输出扩展（频率调制）以输入频率为中心对称分布。扩频时钟控制（SSCC）功能可启用或禁用频率扩展，便于在EMI测试期间比较系统性能。SM561采用八引脚SOIC封装，工作温度范围为0°C至70°C。

• 54至166 MHz的工作频率范围
• 9种扩展选择范围
• 接受时钟和晶体输入
• 低功耗
• 3.3 V时功耗为165 mW（输入频率为120 MHz）
• 频率扩展禁用功能
• 中心扩展调制
• 低周期抖动
• 八引脚SOIC封装

• 高分辨率VGA控制器
• LCD面板和显示器
• 工作站和服务器