W166G

W166采用了PLL扩频频率合成器技术的最新进展。通过用低频载波对输出进行频率调制，可大幅降低峰值EMI。使用这项技术可使系统无需采用昂贵的屏蔽措施或重新设计，就能通过日益严格的EMI测试。 在系统中，不仅各种时钟线的EMI会降低，所有与时钟同步的信号的EMI也会降低。因此，随着系统中地址线和数据线数量的增加，使用这项技术的益处也会增加。 W166使用锁相环（PLL）对输入时钟进行频率调制。其结果是输出时钟的频率在输入信号附近的窄带内缓慢扫频。 由于调制频率通常比基本时钟慢1000倍，扩频过程对系统性能的影响很小。 该器件生成一个经过频率调制的时钟，以增加其占用的带宽。通过增加基波及其谐波的带宽，可降低辐射电磁发射的幅度。

• 使用赛普拉斯的扩频技术实现最大程度的EMI抑制
• 生成所提供输入的扩频副本
• 可选择的扩频特性
• 集成环路滤波器组件
• 采用3.3V或5V电源供电
• SSON#引脚可启用频率扩展
• 低功耗CMOS设计
• 提供8引脚SOIC（小外形集成电路）封装