W181-03G

PREMIS系列融合了PLL扩频频率合成器技术的最新进展。通过用低频载波对输出进行频率调制，可大幅降低峰值电磁干扰（EMI）。使用这项技术可使系统无需采用昂贵的屏蔽措施或重新设计，就能通过日益严格的EMI测试。 在系统中，不仅各种时钟线的EMI会降低，所有与时钟同步的信号的EMI也会降低。因此，使用这项技术的益处会随着系统中地址线和数据线数量的增加而增加。 W181采用锁相环（PLL）对输入时钟进行频率调制。其结果是输出时钟的频率在输入信号附近的一个窄带内缓慢扫频。输入参考信号被Q分频后送至鉴相器。压控振荡器（VCO）的信号被P分频后也反馈到鉴相器。PLL会迫使VCO输出信号的频率发生变化，直到分频后的输出信号和分频后的参考信号在鉴相器输入处匹配。此时，输出频率等于P/Q与参考频率的乘积。（注意：对于W181，输出频率等于输入频率。）扩频频率定时发生器的独特之处在于，在VCO的输入处叠加了一个调制波形。这使得VCO的输出在一个预定的频带内缓慢扫频。 由于调制频率通常比基本时钟慢1000倍，扩频过程对系统性能的影响很小。 该器件生成一个经过频率调制的时钟，以增加其占用的带宽。通过增加基波及其谐波的带宽，可降低辐射电磁干扰的幅度。

• 赛普拉斯（Cypress）PREMIS系列产品
• 输出端生成经过EMI优化的时钟信号
• 输入到输出频率可选
• 可选择1.25%或3.75%的下扩频或中心扩频输出
• 集成环路滤波器组件
• 可在3.3V或5V电源下工作
• 低功耗CMOS设计
• 提供8引脚小外形集成电路（SOIC）或14引脚薄型收缩小外形封装（仅部分选项为TSSOP）