W42C31 - 09集成了PLL扩频频率合成器技术的最新进展。通过用低频载波对输出进行频率调制，可大幅降低电磁干扰（EMI）。使用这项技术可使系统无需采用昂贵的屏蔽措施或重新设计，就能通过日益严格的EMI测试。
在系统中，不仅各种时钟线的EMI会降低，所有与时钟同步的信号的EMI也会降低。因此，使用这项技术的益处会随着系统中地址线和数据线数量的增加而增加。
W42C31 - 09使用锁相环（PLL）对输入时钟进行频率调制。其结果是输出时钟的频率在输入信号附近的一个窄带内缓慢扫频。
由于调制频率通常比基本时钟慢1000倍，扩频过程对系统性能的影响很小。
在扩频频率定时生成中，EMI的降低取决于调制波形的形状、调制百分比和频率。虽然调制波形的形状和频率是固定的，但调制百分比可以变化。
更大的扩展百分比可改善EMI抑制效果。然而，过大的扩展百分比可能会超过系统的最大频率额定值，或者将平均频率降低到影响性能的程度。出于这些原因，±0.5%至±2.5%的扩展百分比最为常见。
W42C31具备从各种扩频特性中进行选择的能力。此外，W42C31系列的其他器件除了扩频功能外，还提供频率倍增功能。这将允许使用更便宜的基模晶体。
将典型时钟的EMI与赛普拉斯（Cypress）扩频频率定时生成的EMI进行对比。注意典型时钟中的尖峰。这个尖峰可能会使系统无法通过准峰值EMI测试。美国联邦通信委员会（FCC）和其他监管机构会测试峰值发射。启用扩频功能后，峰值能量会低得多（至少低8dB），因为能量分布在更宽的带宽上。
调制波形的形状对EMI降低至关重要。
赛普拉斯的频率选择表以两种方式表示调制百分比。第一种方法将扩展频带表示为编程平均输出频率的百分比，关于编程平均频率对称。第二种方法是指定最大工作频率，并将扩展频带表示为该频率的百分比。输出信号从频带的下边缘扫频到最大频率。无论何时使用这种表示方法，赛普拉斯都会确保不会超过fMAX。这在时钟驱动对最大时钟速度有严格要求的组件的应用中非常重要。
内部下拉电阻默认使芯片进入扩频模式。当SSON#引脚置为低电平时，启用扩展功能。当SSON#引脚置为高电平（VDD）时，禁用扩展功能。
