CY7C1245KV18-400BZXI

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: Infineon/CYPRESS(赛普拉斯)
商品型号: CY7C1245KV18-400BZXI
商品编号: C2950548
商品封装: LBGA-165
包装方式: 托盘
商品毛重: 8.35克(g)

商品参数

商品概述

CY7C1243KV18和CY7C1245KV18是1.8 V同步流水线SRAM，配备QDR II+架构。与QDR II架构类似，QDR II+架构由两个独立端口组成：读取端口和写入端口，用于访问存储器阵列。读取端口具有专用数据输出以支持读取操作，写入端口具有专用数据输入以支持写入操作。QDR II+架构具有独立的数据输入和数据输出，完全消除了常见I/O设备中存在的数据总线转向需求。每个端口通过公共地址总线访问。读取和写入地址在输入（K）时钟的交替上升沿锁存。QDR II+读取和写入端口的访问完全相互独立。为了最大化数据吞吐量，读取和写入端口都配备了DDR接口。每个地址位置与四个18位字（CY7C1243KV18）或36位字（CY7C1245KV18）相关联，这些字顺序突发进入或离开设备。因为数据在输入时钟（K和K）的每个上升沿传输进出设备，存储器带宽最大化，同时通过消除总线转向简化系统设计。深度扩展通过端口选择实现，使每个端口独立操作。所有同步输入通过由K或K输入时钟控制的输入寄存器。所有数据输出通过由K或K输入时钟控制的输出寄存器。写入通过片上同步自定时写入电路进行。

商品特性

独立的读写数据端口
支持并发事务
450 MHz时钟，用于高带宽
四字突发，用于降低地址总线频率
读写端口上的双数据速率（DDR）接口（数据以900 MHz传输，时钟450 MHz）
可用2.0时钟周期延迟
两个输入时钟（K和K）用于精确DDR时序
SRAM仅使用上升沿
回波时钟（CQ和CQ）简化高速系统中的数据捕获
数据有效引脚（QVLD）指示输出上的有效数据
单一多路复用地址输入总线锁存读写端口的地址输入
用于深度扩展的独立端口选择
同步内部自定时写入
当DOFF置为高电平时，QDR II+以2.0周期读取延迟运行
当DOFF置为低电平时，操作类似于具有1周期读取延迟的QDR I设备
可用×18和×36配置
完全数据一致性，提供最新数据
核心VDD = 1.8 V ± 0.1 V；I/O VDDQ = 1.4 V 到 VDD
支持1.5 V和1.8 V I/O电源
HSTL输入和可变驱动HSTL输出缓冲器
可用165球FBGA封装（13 × 15 × 1.4 mm）
提供无铅和非无铅封装
JTAG 1149.1兼容测试访问端口
锁相环（PLL）用于精确数据放置

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	36Mbit
	工作电压	1.7V~1.9V

	属性	参数值
	工作温度	-40℃~+85℃
	工作电流	920mA
	待机电流	310mA
	功能特性	自动掉电功能