CY7B992-2JC

CY7B991和CY7B992可编程偏斜时钟缓冲器（PSCB）为用户提供对系统时钟功能的可选控制。这些多输出时钟驱动器为系统集成商提供了优化高性能计算机系统时序所需的功能。八个独立驱动器分为四对用户可控输出，每一个都可以驱动阻抗低至50Ω的端接传输线。它们能够提供最小且指定的输出偏斜和全摆幅逻辑电平（CY7B991为TTL电平，CY7B992为CMOS电平）。

每个输出都硬连线到九种延迟或功能配置之一。0.7至1.5 ns的延迟增量由工作频率决定，输出相对于其标称“零”偏斜位置的偏斜可达±6个时间单位。完全集成的PLL可消除外部负载和传输线延迟的影响。当PSCB的这种“零延迟”能力与可选的输出偏斜功能相结合时，可实现输出到输出之间高达±12个时间单位的延迟。

提供二分频和四分频输出功能，为设计复杂时钟系统提供了更大的灵活性。与内部PLL结合使用时，这些分频功能可实现低频时钟的分配，该时钟在时钟目的地可进行二倍或四倍频。这一特性将时钟分配难度降至最低，使系统时钟速度和灵活性达到最大。

• 所有输出对偏斜典型值 < 100 ps（最大值250 ps）
• 输出工作频率范围为3.75 MHz至80 MHz
• 用户可选输出功能
  • 可选偏斜至18 ns
  • 反相和同相输出
  • 以输入频率的1/2和1/4运行
  • 以输入频率的2倍和4倍运行（输入频率低至3.75 MHz）
• 输入到输出零延迟
• 输出占空比为50%
• 输出可驱动50Ω端接线路
• 低工作电流
• 32引脚PLCC/LCC封装
• 抖动峰峰值 -200 ps（均方根值 < 25 ps）