CY7C09359AV-9AXC

CY7C09349AV和CY7C09359AV是高速3.3V同步CMOS 4K和8K×18双端口静态RAM。提供两个端口，允许对内存中任何位置进行独立、同步的读写访问。控制、地址和数据线上的寄存器允许最小的建立和保持时间。在流水线输出模式下，数据被注册以减少周期时间。时钟到数据有效时间t_CD2 = 9 ns（流水线模式）。流通过模式也可用于绕过流水线输出寄存器以消除访问延迟。在流通过模式下，数据将在地址被时钟输入设备后t_CD1 = 18 ns可用。流水线输出或流通过模式通过FT/Pipe引脚选择。每个端口在输入地址寄存器上包含一个突发计数器。内部写脉冲宽度独立于时钟信号的从低到高转换。内部写脉冲是自定时的，以允许尽可能短的周期时间。CE0为高或CE1为低一个时钟周期将使内部电路断电以减少静态功耗。多个芯片使能的使用允许更轻松地堆叠多个芯片以实现深度扩展配置。在流水线模式下，需要一个周期使CE0为低且CE1为高以重新激活输出。提供计数器使能输入以暂停地址输入的操作，并利用内部计数器生成的内部地址用于快速交错内存应用。端口的突发计数器加载端口的地址选通（ADS）。当端口的计数使能（CNTEN）被断言时，地址计数器将在该端口时钟信号的每个从低到高转换时递增。这将从/向每个连续地址位置读取/写入一个字，直到CNTEN被取消断言。计数器可以寻址整个内存阵列，并将循环回到起始位置。计数器复位（CNTRST）用于复位突发计数器。所有部件均采用100引脚薄型四边扁平塑料封装（TQFP）。

• 真正的双端口内存单元，允许同时访问同一内存位置
• 两种流通过/流水线设备
• 4K × 18 组织（CY7C09349AV）
• 8K × 18 组织（CY7C09359AV）
• 三种模式：流通过、流水线、突发
• 双端口上的流水线输出模式允许快速的83 MHz操作
• 高速时钟到数据访问时间为9和12 ns（最大）
• 3.3 V低工作功耗：活动时=135 mA（典型），待机时=10 μA（典型）
• 完全同步接口，便于操作
• 突发计数器内部递增地址：缩短周期时间，最小化总线噪声，支持流通过和流水线模式
• 双芯片使能，便于深度扩展
• 上下字节控制，用于总线匹配
• 自动断电
• 商业和工业温度范围
• 提供100引脚TQFP封装