CY7C1345G-100AXC

CY7C1345G是一款128K × 36同步缓存RAM，旨在以最少的胶合逻辑与高速微处理器接口。从时钟上升沿起的最大访问延迟为8.0 ns（100 MHz版本）。一个2位片上计数器捕获突发中的第一个地址，并在突发访问的其余部分自动递增地址。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器选通。同步输入包括所有地址、所有数据输入、地址流水线芯片使能（CE1上划线）、深度扩展芯片使能（CE2和CE3上划线）、突发控制输入（ADSC、ADSP和ADV）、写使能（BWx上划线和BWE）和全局写（GW）。异步输入包括输出使能（OE）和ZZ引脚。CY7C1345G可通过MODE输入引脚选择交错或线性突发序列。高电平选择交错突发序列，低电平选择线性突发序列。突发访问由处理器地址选通（ADSP）或缓存控制器地址选通（ADSC）输入启动。地址和芯片使能在地址选通处理器（ADSP）或地址选通控制器（ADSC）激活时在时钟上升沿寄存。后续突发地址由Advance引脚（ADV）控制在内部生成。CY7C1345G使用+3.3V核心电源供电，而所有输出使用+2.5或+3.3V电源供电。所有输入和输出均符合JEDEC标准JESD8 - 5。

• 128K × 36通用I/O
• 3.3 V核心电源（VDD）
• 2.5 V或3.3 V I/O电源（VDDQ）
• 快速时钟到输出时间
• 8.0 ns（100 MHz版本）
• 提供高性能2 - 1 - 1 - 1访问速率
• 用户可选择的突发计数器，支持英特尔奔腾交错或线性突发序列
• 独立的处理器和控制器地址选通
• 同步自定时写入
• 异步输出使能
• 采用无铅100引脚TQFP封装
• 有ZZ睡眠模式选项