CY7C1382D-167AXC

CY7C1380D/CY7C1380F/CY7C1382D静态随机存取存储器（SRAM）集成了524,288×36和1,048,576×18的SRAM单元，带有先进的同步外围电路和用于内部突发操作的两位计数器。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器选通。同步输入包括所有地址、所有数据输入、地址流水线片选（CE1上划线）、深度扩展片选（CE2和CE3上划线）、突发控制输入（ADSC、ADSP和ADV）、写使能（BWX上划线和BWE）和全局写（GW上划线）。异步输入包括输出使能（OE上划线）和ZZ引脚。当地址选通处理器（ADSP）或地址选通控制器（ADSC）激活时，地址和片选在时钟上升沿被寄存。后续的突发地址可以在内部生成，因为它们由前进引脚（ADV）控制。地址、数据输入和写控制在片上寄存以启动自定时写周期。该器件支持字节写操作。写周期可以是一到两字节或四字节宽，由字节写控制输入控制。当GW为低电平时，会写入所有字节。CY7C1380D/CY7C1380F/CY7C1382D由+3.3V的核心电源供电，而所有输出由+2.5V或+3.3V的电源供电。所有输入和输出符合JEDEC标准且与JESD8 - 5兼容。

• 支持高达250 MHz的总线操作
• 可用的速度等级为250、200和167 MHz
• 用于流水线操作的寄存输入和输出
• 3.3 V核心电源
• 2.5 V或3.3 V I/O电源
• 快速时钟到输出时间2.6 ns（针对250 MHz器件）
• 提供高性能3 - 1 - 1 - 1访问速率
• 用户可选的突发计数器，支持英特尔奔腾交错或线性突发序列
• 独立的处理器和控制器地址选通
• 同步自定时写
• 异步输出使能
• 单周期芯片取消选择
• CY7C1380D/CY7C1382D采用JEDEC标准无铅100引脚TQFP封装；CY7C1380F采用非无铅165球FBGA封装
• 符合IEEE 1149.1 JTAG边界扫描
• 有ZZ睡眠模式选项