温馨提醒：图片仅供参考，商品以实物为准

CY7C1620KV18-333BZXI

品牌名称: Infineon/CYPRESS(赛普拉斯)
商品型号: CY7C1620KV18-333BZXI
商品编号: C2949296
商品封装: FBGA-165(15x17)
包装方式: 托盘
商品毛重: 1克(g)

商品参数

商品概述

CY7C1618KV18和CY7C1620KV18是配备DDR II架构的1.8V同步流水线SRAM。DDR II由具有先进同步外围电路的SRAM内核和1位突发计数器组成。读写地址在输入（K）时钟的交替上升沿锁存。写数据在K和K的上升沿寄存。如果提供C和C，则读数据在C和C的上升沿驱动；如果未提供C/C，则在读数据在K和K的上升沿驱动。在CY7C1618KV18和CY7C1620KV18上，突发计数器接收外部地址的最低有效位，并在CY7C1618KV18的情况下顺序突发两个18位字，在CY7C1620KV18的情况下顺序突发两个36位字进出设备。异步输入包括输出阻抗匹配输入（ZQ）。同步数据输出（Q，与数据输入D共享相同的物理引脚）与两个输出回波时钟CQ/CQ紧密匹配，从而无需在系统设计中从每个单独的DDR SRAM单独捕获数据。输出数据时钟（C/C）可实现最大的系统时钟和数据同步灵活性。所有同步输入都通过由K或K（上划线）输入时钟控制的输入寄存器。所有数据输出都通过由C或C（上划线）（或在单时钟域中的K或K（上划线））输入时钟控制的输出寄存器。写入操作通过片上同步自定时写入电路进行。

商品特性

144兆比特密度（8M × 18、4M × 36）
333 MHz时钟，实现高带宽
双字突发，降低地址总线频率
333 MHz下的双倍数据速率（DDR）接口（数据以666 MHz传输）
两个输入时钟（K和K（上划线）），实现精确的DDR时序
SRAM仅使用上升沿
两个输出数据输入时钟（C和C（上划线）），最小化时钟偏移和飞行时间不匹配
回波时钟（CQ和CQ）简化高速系统中的数据捕获
同步内部自定时写入
当DOFF置高时，DDR II以1.5周期读取延迟运行
当DOFF置低时，其操作类似于具有一个周期读取延迟的DDR I设备
1.8V核心电源，配备高速收发器逻辑（HSTL）输入和输出
可变驱动HSTL输出缓冲器
扩展的HSTL输出电压（1.4V - VDD）
支持1.5V和1.8V I/O电源
采用165球细间距球栅阵列（FBGA）封装（15 × 17 × 1.4mm）
提供无铅封装
JTAG 1149.1兼容测试访问端口
锁相环（PLL），实现精确的数据定位

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	144Mbit
	工作电压	1.7V~1.9V

	属性	参数值
	工作温度	-40℃~+85℃
	工作电流	790mA
	待机电流	410mA
	功能特性	自动掉电功能；边界扫描(JTAG)功能