CY8C6316BZI-BLF53

PSoC 63 MCU是一款高性能超低功耗且安全的MCU平台，专为物联网应用设计。基于PSoC 6 MCU平台的PSoC 63蓝牙 LE产品线结合了高性能微控制器与低功耗闪存技术、数字可编程逻辑、高性能模数转换以及标准通信和定时外设。PSoC 63产品线提供符合蓝牙 LE 5.0标准的无线连接功能。

• 32位双CPU子系统

  • 150 MHz Arm Cortex-M4F (CM4) CPU，具有单周期乘法、浮点运算和内存保护单元 (MPU)
  • 100 MHz Cortex-M0+ (CM0+) CPU，具有单周期乘法和MPU
  • 用户可选择的核心逻辑操作电压为1.1 V或0.9 V
  • 1.1 V核心操作时的活动CPU电流斜率
    • Cortex-M4: 40 µA/MHz
    • Cortex-M0+: 20 µA/MHz
  • 0.9 V核心操作时的活动CPU电流斜率
    • Cortex-M4: 22 µA/MHz
    • Cortex-M0+: 15 µA/MHz
  • 两个DMA控制器，每个有16个通道

• 存储子系统

  • 1 MB应用闪存，32 KB辅助闪存 (AUXflash) 和32 KB监控闪存 (SFlash)，支持读写同时进行 (Rww)
  • 两个8 KB闪存缓存，每个CPU一个
  • 288 KB SRAM，具有电源和数据保留控制

• 一次性可编程 (OTP) 1 Kb eFuse阵列

• 蓝牙低功耗子系统

  • 2.4 GHz RF收发器，具有50 Ω天线驱动
  • 数字PHY
  • 链路层引擎支持主从模式
  • 可编程TX功率：最高4 dBm
  • RX灵敏度：-95 dBm
  • RSSI：4 dB分辨率
  • 3.3 V供电和内部SIMO降压转换器下的Tx (0 dBm) 电流为5.7 mA，Rx (2 Mbps) 电流为6.7 mA
  • 链路层引擎支持同时四个连接
  • 支持2 Mbps数据速率

• 低功耗1.7 V至3.6 V工作

  • 六种电源模式，实现精细的电源管理
  • 深度睡眠模式电流为7 µA，具有64 KB SRAM保留
  • 片上单输入多输出 (SIMO) DC-DC降压转换器，静态电流<1 µA
  • 备份域，具有64字节存储器和实时时钟

• 灵活的时钟选项

  • 8 MHz内部主振荡器 (IMO)，精度±2
  • 超低功耗32 kHz内部低速振荡器 (ILO)
  • 片上晶体振荡器 (16至35 MHz, 32 kHz)

• 锁相环 (PLL) 用于倍频时钟

• 频率锁定环 (FLL) 用于倍频IMO频率

• 整数和分数外设时钟分频器

• 四线SPI (QSPI)/串行存储器接口 (SMIF)

  • 从外部四线SPI闪存执行 (XIP)
  • 实时加密和解密
  • 4 KB缓存，提高XIP性能并降低功耗
  • 支持单、双、四、双四和八线接口，吞吐量高达640 Mbps

• 段LCD驱动

  • 支持最多83段和8个公共端

• 串行通信

  • 九个运行时可配置的串行通信块 (SCBs)
  • 八个SCB：可配置为SPI、I2C或UART
  • 一个深度睡眠SCB：可配置为SPI或I2C

• USB全速设备接口

• 音频子系统

  • 两个脉冲密度调制 (PDM) 通道和一个I2S通道，支持时分复用 (TDM) 模式

• 定时和脉宽调制

  • 三十二个定时器/计数器/脉宽调制器 (TCPwM)
  • 中心对齐、边沿和伪随机模式
  • 基于比较器的Kill信号触发

• 可编程模拟

  • 12位1 Msps SAR ADC，具有差分和单端模式，16通道序列器和结果平均
  • 两个低功耗比较器，在深度睡眠和休眠模式下可用
  • 内置温度传感器连接到ADC
  • 一个12位电压模式数模转换器 (DAC)，具有<2 µs建立时间
  • 两个具有低功耗操作模式的运算放大器

• 最多84个可编程GPIO

  • 两个智能I/O端口 (16 I/O) 在系统深度睡眠期间启用GPIO引脚上的布尔运算
  • 可编程驱动模式、强度和转换速率
  • 六个过压容限 (OVT) 引脚

• 电容感应

  • CAPSENSE提供一流的信噪比 (SNR)、液体耐受性和接近感应
  • 支持动态使用自感和互感
  • 自动硬件调谐 (SmartSense)

• 平台架构内置安全

  • 通过不间断“安全启动”实现基于ROM的信任根
  • 分步验证执行镜像
  • 以只执行模式保护代码执行
  • 所有调试和测试入口路径可以禁用
  • 最多八个保护上下文

• 加密加速器

  • 对称和非对称加密方法及哈希函数的硬件加速
  • 真随机数生成 (TRNG) 功能

• 可编程数字

  • 十二个可编程逻辑块，每个具有8个宏单元和8位数据路径（称为通用数字块或UDB）
  • 可用作拖放布尔原语（门、寄存器）或Verilog可编程块
  • Infineon提供的使用UDB实现功能的外围组件库，例如通信外设（如LIN、UART、SPI、I2C、SPDIF等协议）、波形发生器、伪随机序列 (PRS) 生成以及其他许多功能

• 分析器

  • 八个计数器提供片上资源的事件或持续时间监控

• 封装

  • 124-BGA和104-M-CSP；带USB
  • 116-BGA，104-M-CSP和68-QFN；无USB

• 物联网应用