TMS320C6746EZWT3

TMS320C6746定点和浮点DSP是一款低功耗应用处理器，该处理器基于C674x DSP内核。该DSP与其他TMS320C6000平台DSP相比，功耗要小很多。 凭借这款器件，原始设备制造商(OEM)和原始设计制造商(ODM)能够充分利用全集成混合处理器解决方案的灵活性，迅速将兼具稳健操作系统、丰富用户接口和高处理器性能的器件推向市场。 该器件的DSP内核采用基于2级缓存的架构。第1级程序缓存(L1P)是一个32KB的直接映射缓存，第1级数据缓存(L1D)是一个32KB的2路组相连缓存。第2级程序缓存(L2P)包含256KB的存储空间，由程序空间和数据空间共享。L2存储器可配置为映射存储器、缓存或二者的组合。系统内的其他主机可以访问DSP L2。 外设集包括：1个具有管理数据输入/输出模块(MDIO)的10Mbps/100Mbps以太网介质访问控制器(EMAC)；1个USB2.0 OTG接口；2个I2C总线接口；1个具有16个串行器和FIFO缓冲器的多通道音频串行端口(McASP)；2个具有FIFO缓冲器的多通道缓冲串行端口(McBSP)；2个支持多片选的串行外设接口(SPI)；4个可配置的64位通用定时器（其中一个可配置为看门狗）；1个可配置的16位主机端口接口(HPI)；多达9组通用输入/输出(GPIO)引脚（每组包含16个引脚，每个引脚均支持可编程的中断和事件生成模式，并且支持与其他外设复用）；3个UART接口（均支持RTS和CTS）；2个增强型高分辨率脉宽调制器(eHRPWM)外设；3个32位增强型捕捉(eCAP)模块外设（可配置为3个捕捉输入或3个APWM输出）；2个外部存储器接口（一个是用于慢速存储器或外设的异步SDRAM外部存储器接口(EMIFA)，另一个是高速DDR2/移动DDR控制器）。 EMAC为器件和网络之间提供了一个高效接口。无论是在半双工模式还是全双工模式下，EMAC都支持10Base - T和100Base - TX或者10Mbps和100Mbps。此外，该器件还提供了一个针对PHY配置的MDIO接口。EMAC支持MII和RMII接口。 通用并行端口(uPP)提供了一个连接至多种类型的数据转换器、FPGA或其他并行器件的高速接口。uPP的两个通道均支持可编程的数据宽度，可编程范围为8位至16位。另外，还支持单倍数据速率或双倍数据速率传输以及START、ENABLE和WAIT信号，用以控制各类数据转换器。 视频端口接口(VPIF)提供了灵活的视频I/O端口。 丰富的外设集提供了控制外设以及与外部处理器进行通信的功能。该器件配有一套完整的DSP开发工具。这套工具包括C语言编译器，用于简化编程和调度过程的DSP汇编优化器以及用于查看源代码执行的Windows调试器接口。

• 375MHz和456MHz C674x定点和浮点超长指令字(VLIW)数字信号处理器(DSP)
• C674x指令集特性：C6Zx+和Gfx+ ISA的超集，高达3648 MIPS和2746 MFLOPS，可按字节寻址（8位、16位、32位和64位数据），8位溢出保护，位域提取、设定、清空，正常化、饱和、位计数，紧凑16位指令
• C674x二级缓存架构：32KB的L1P程序RAM/缓存，32KB的L1D数据RAM/缓存，256KB的L2统一映射RAM/缓存，灵活RAM/缓存分区（L1和L2）
• 增强型直接存储器访问控制器3 (EDMA3)：2个通道控制器，3个传输控制器，64个独立DMA通道，16个快速DMA通道，可编程传输突发尺寸
• TMS320C674x浮点VLIW DSP内核：具备非对齐支持的Load - Store架构，64个通用寄存器（32位），6个ALU（32位和40位）功能单元，支持32位整型，SP（IEEE单精度/32位）和DP（IEEE双精度/64位）浮点数，每个时钟支持多达4次SP加法，每2个时钟支持多达4次DP加法，每个周期支持多达2次浮点数（SP或DP）倒数逼近(RCPxP)和平方根倒数逼近(RSQRxP)运算，2个乘法功能单元，混合精度IEEE浮点乘法支持多种运算，定点乘法每个时钟周期支持2次32×32位乘法、4次16×16位乘法或8次8×8位乘法，而且还支持复杂的乘法，指令压缩减少代码尺寸，所有指令所需条件，取模循环运算的硬件支持，受保护模式运行，对于错误检测和程序重定向的额外支持
• 软件支持：TI DSP BIOS，芯片支持库和DSP库
• 1.8V或3.3V LVCMOS I/O（USB和DDR2接口除外）
• 2个外部存储器接口：EMIFA，NOR（8位宽或16位宽数据），NAND（8位宽或16位宽数据），具有128MB地址空间的16位SDRAM，DDR2/移动DDR存储器控制器，有具有256MB地址空间的16位DDR2 SDRAM和具有256MB地址空间的16位mDDR SDRAM两种选项
• 3个可配置的16550型UART模块：含调制解调器控制信号，16字节FIFO，16x或13x过采样选项
• 2个串行外设接口(SPI)，每个接口都有多个芯片选择
• 2个多媒体卡(MMC)/安全数字(SD)卡接口，具有安全数据I/O (SDIO)接口
• 2个主/从内部集成电路(I2C Bus)
• 1个主机端口接口(HPI)，通过16位宽的多路复用地址和数据总线实现高带宽
• 可编程实时单元子系统(PRUSS)：2个独立的可编程实时单元(PRU)内核，32位Load - Store精简指令集计算机(RISC)架构，每个内核4KB的指令RAM，每个内核512字节的数据RAM，可通过软件禁用PRUSS以实现节能，除了PRU内核的正常R31输出，还会从子系统中导出每个PRU的寄存器30，标准的电源管理机制，时钟选通，在一个单一PSC时钟选通域下的完整子系统，专用中断控制器，专用开关中心源
• 具有集成型PHY的USB 2.0 OTG端口(USB0)：USB 2.0高速和全速客户端，USB 2.0高速、全速和低速主机，端点0（控制），端点1、2、3和4（控制、批量、中断或ISOC）RX和TX
• 1个多通道音频串行端口(McASP)：2个时钟域和16个串行数据引脚，支持时分复用(TDM)，I2S，和相似格式，支持动态互联网技术(DIT)，用于发送和接收的FIFO缓冲器
• 2个多通道缓冲串行端口(McBSP)：支持TDM，I2S，和相似格式，AC97音频编解码器接口，电信接口（ST总线，H100），128通道时分复用(TDM)，用于发送和接收的FIFO缓冲器
• 10/100Mbps以太网MAC (EMAC)：符合IEEE 802.3标准，MII介质独立接口，RMII简化的介质独立接口，管理数据I/O (MDIO)模块
• 视频端口接口(VPIF)：2个8位SD (BT.656)、单个16位或单个原始（8位、10位和12位）视频捕捉通道，2个8位SD (BT.656)、单个16位视频显示通道
• 通用并行端口(uPP)：到现场可编门阵列(FPGA)和数据转换器的高速并行接口，两个通道的数据宽度为8位至16位（包括8位和16位），单倍数据速率或双倍数据速率传输，支持具有START、ENABLE和WAIT（开始、使能和等待）控制的多个接口
• 具有32kHz振荡器和独立电源轨的实时时钟(RTC)
• 3个64位通用定时器（每一个可配置为2个32位定时器）
• 1个64位通用定时器或看门狗定时器（可配置为2个32位定时器）
• 2个增强的高分辨率脉宽调制器(eHRPWM)：具有周期和频率控制的专用16位时基计数器，6个单边沿输出、6个双边沿对称输出或3个双边沿非对称输出，死区生成，高频载波实现的脉宽调制(PWM)斩波，触发区输入
• 3个32位增强型捕捉(eCAP)模块：可配置为3个捕捉输入或3个辅助脉宽调制器(APWM)输出，多达4个事件时间戳的单脉冲捕捉
• 商业级、扩展级或工业级温度

• 验钞生物特征识别
• 机器视觉（低端）