TPS70751MPWPREP

TPS707xx系列器件旨在为需要双输出电压调节器的TI DSP、处理器电源、ASIC、FPGA和数字应用提供完整的电源管理解决方案。排序功能易于编程，使该系列产品非常适合任何有电源排序要求的TI DSP应用。其独特的特性，如精度、快速瞬态响应、SVS监控电路（上电复位）、手动复位输入和使能功能，提供了完整的系统解决方案。 TPS707xx系列电压调节器提供极低的压差（LDO）电压和带上电顺序控制的双输出，主要为DSP应用而设计。这些器件在不使用任何额外滤波旁路电容的情况下具有极低的噪声输出性能，并且设计为具有快速瞬态响应，使用10 μF低ESR电容时能保持稳定。 TPS70751具有3.3 V/1.8 V的固定电压。调节器1最大可支持250 mA，调节器2最大可支持125 mA。独立的电压输入允许设计人员配置电源。 由于PMOS器件表现为低值电阻，因此压差非常低（调节器1典型值为83 mV），且与输出电流成正比。此外，由于PMOS传输元件是电压驱动器件，因此静态电流非常低，且与输出负载无关（在整个输出电流范围内最大为230 μA）。该LDO系列还具有睡眠模式；向EN（使能）引脚施加高电平信号可关闭两个调节器，在TJ = 25℃时将输入电流降至1 μA。 当使能（EN）引脚连接到低电平输入电压时，器件被使能。两个调节器的输出电压分别在VSENSE1和VSENSE2引脚处进行检测。 序列（SEQ）引脚的输入信号控制两个调节器的上电顺序。当器件使能且SEQ引脚拉高或悬空时，VOUT2先开启，VOUT1保持关闭，直到VOUT2达到其稳压输出电压的约83%。此时，VOUT1开启。如果VOUT2被拉低至83%以下（即过载情况），VOUT1将关闭。将SEQ引脚拉低可反转上电顺序，VOUT1先开启。SEQ引脚连接到内部上拉电流源。 对于每个调节器，都有一个内部放电晶体管，用于在调节器关闭（禁用）时对输出电容进行放电。 电源正常（PG1）引脚报告VOUT1的电压状况。电源正常信号可用于为调节器1供电的电路实现SVS功能。 TPS70751具有复位（SVS、POR或上电复位）功能。在欠压情况下，复位输出会在DSP系统和相关数字应用中触发复位。复位信号指示VOUT2以及两个手动复位（MR1和MR2）引脚的状态。当VOUT2达到其稳压电压的95%且MR1和MR2处于逻辑高电平时，复位信号在120 ms延迟后进入高阻态。当VOUT2的稳压输出电压被拉低至其稳压电压的95%以下（即过载情况）时，复位信号变为逻辑低电平。若要监控VOUT1，可将PG1输出连接到MR1或MR2。 该器件具有欠压锁定（UVLO）电路，可防止内部调节器在VIN1达到2.5 V之前开启。

• 受控基线：单一组装/测试地点、单一制造地点，增强对制造资源减少（DMS）的支持
• 增强的产品变更通知
• 认证 pedigree
• 用于分离电源应用的双输出电压，可为DSP应用选择上电顺序
• 调节器1的输出电流范围为250 mA，调节器2为125 mA
• 快速瞬态响应
• 3.3 V/1.8 V固定电压输出
• 带120 ms延迟的开漏上电复位
• 调节器1的开漏电源正常信号
• 超低静态电流（典型值190 μA）
• 待机时输入电流为1 μA
• 低噪声：无旁路电容时为65 μV rms
• 快速输出电容放电功能
• 两个手动复位输入
• 在负载和温度变化时精度为2%
• 欠压锁定（UVLO）功能
• 20引脚PowerPAD薄型收缩小外形封装（TSSOP）
• 热关断保护