AD6674-500EBZ

AD6674是一款带宽为385 MHz的混合信号中频（IF）接收器。它由两个14位、1.0 GSPS/750 MSPS/500 MSPS的模数转换器（ADC）和各种数字信号处理模块组成，包括四个宽带DDC、一个NSR和VDR监控。它具有片上缓冲器和采样保持电路，设计用于低功耗、小尺寸且易于使用。该产品旨在支持能够对高达2 GHz的宽带模拟信号进行采样的通信应用。AD6674在小封装中针对宽输入带宽、高采样率、出色的线性度和低功耗进行了优化。双ADC内核采用多级差分流水线架构，并集成了输出误差校正逻辑。每个ADC具有宽带输入，支持多种用户可选的输入范围。集成的电压基准简化了设计考虑。

• JESD204B（子类1）编码串行数字输出
• 340 MHz（750 MSPS）时，带内无杂散动态范围（SFDR）等于83 dBFS
• 340 MHz（750 MSPS）时，带内信噪比（SNR）等于66.7 dBFS
• 750 MSPS（默认设置）时，每通道总功耗为1.4 W
• 750 MSPS时，噪声密度等于 -153 dBFS/Hz
• 支持1.25 V、2.5 V和3.3 V直流电源操作
• 灵活的输入范围
• AD6674 - 750和AD6674 - 1000：1.46 Vₚ₋ₚ至1.94 Vₚ₋ₚ（标称值1.70 Vₚ₋ₚ）
• AD6674 - 500：1.46 Vₚ₋ₚ至2.06 Vₚ₋ₚ（标称值2.06 Vₚ₋ₚ）
• 95 dB通道隔离/串扰
• 用于高效自动增益控制（AGC）实现的幅度检测位
• 主接收器功能的噪声整形再量化器（NSR）选项
• 数字预失真（DPD）功能的可变动态范围（VDR）选项
• 每通道2个集成宽带数字处理器，12位数控振荡器（NCO），最多4级级联半带滤波器
• 差分时钟输入
• 整数时钟分频比为1、2、4或8
• 节能掉电模式
• 灵活的JESD204B通道配置
• 小信号抖动

分集多频段、多模式数字接收器；3G/4G、TD - SCDMA、W - CDMA、GSM、LTE、LTE - A；DOCSIS 3.0 CMTS上行接收路径；HFC数字反向路径接收器