DC1075B-A

演示电路1075B是一个用于高速ADC的2/4/8分频时钟分频器。每个组件包括一个时钟分频器和一个重定时级，用于产生陡峭的时钟边沿。从功能上讲，DC1075B接收一个高频正弦波，该正弦波经过衰减后被路由到时钟分频器中。时钟分频器的输出然后被路由到一个D触发器重定时级。这个D触发器由原始的高频正弦波提供时钟信号。这对于确保信号完整性至关重要。这个重定时级的输出是一个适合作为高速ADC时钟源的CMOS信号。该电路也是涉及用作时钟分频器的FPGA设计的一个模型。无论何时这样做，都需要一个D触发器重定时级来确保低抖动的时钟信号。该电路板的设计文件可用。

• 高速ADC的时钟源
• 涉及FPGA的时钟分频设计