ZL50018GAG2

ZL50018是一款最大支持2048×2048通道的无阻塞数字时分复用（TDM）交换机。它有32个输入流（STi0 - 31）和32个输出流（STio0 - 31）。该器件可将64 kbps和Nx64 kbps的TDM通道从任意输入流切换到任意输出流。每个输入和输出流均可独立编程，以以下任意数据速率运行：2.048、4.096、8.192或16.384 Mbps。ZL50018提供多达16个高阻抗控制输出（STOHZ0 - 15），以支持为前16个输出流（STio0 - 15）使用外部三态驱动器。输出流可配置为双向模式，在此情况下，STi0 - 31将被忽略。

该器件包含两种类型的内部存储器——数据存储器和连接存储器。有四种操作模式——连接模式、消息模式、误码率（BER）模式和高阻抗模式。在连接模式下，连接存储器的内容为每个输出流和通道定义源流和通道（实际要输出的数据存储在数据存储器中）。在消息模式下，连接存储器用于存储微处理器数据。利用卓联（Zarlink）的消息模式功能，微处理器数据可按通道广播到数据输出流。此功能对于传输外部电路或其他TDM设备的控制和状态信息很有用。在BER模式下，输出通道数据将被32个伪随机二进制序列（PRBS）发生器之一生成的2¹⁵⁻¹模式的PRBS所取代。在输入侧，通道可路由到32个误码检测器之一。在高阻抗模式下，所选输出通道可置于高阻抗状态。

当该器件作为定时主设备运行时，将使用内部数字锁相环（DPLL）。在此模式下，片上晶体振荡器需要一个外部20.000 MHz晶体。DPLL与四个输入参考信号之一（可在REF0 - 3上提供8 kHz、1.544、2.048、4.096、8.192、16.384或19.44 MHz）进行锁相。片上DPLL可在正常、保持或自由运行模式下工作，并提供抖动衰减功能。抖动衰减功能超过了三级时钟（Stratum 3）规范。

可配置的非复用微处理器端口允许用户对各种器件操作模式和交换配置进行编程。用户可使用微处理器端口执行寄存器读写、连接存储器读写和数据存储器读操作。该端口可配置为与摩托罗拉（Motorola）或英特尔（Intel）类型的微处理器接口。

该器件还通过测试端口支持IEEE - 1149.1（JTAG）标准的强制要求。

• 8.192和16.384 Mbps速率下，或使用运行在2.048、4.096、8.192和/或16.384 Mbps的端口组合时，实现2048通道×2048通道无阻塞数字时分复用（TDM）交换
• 32个串行TDM输入流，32个串行TDM输出流
• 集成数字锁相环（DPLL），性能超过泰科迪（Telcordia）GR - 1244 - CORE三级时钟（Stratum 3）规范
• 输出时钟抖动小于1 ns（1.544 MHz输出除外）
• DPLL提供保持、自由运行和抖动衰减功能，具有四个独立参考源输入
• 可编程关键DPLL参数（滤波器转折频率、锁定范围、自动保持滞后范围、相位斜率、锁定检测器范围）
• 出色的输入时钟周期间变化容限（所有速率下均为20 ns）
• 输出流可配置为双向，用于连接背板
• 每个流的输入和输出数据速率可在2.048、4.096、8.192或16.384 Mbps中选择。输入和输出数据速率可以不同
• 多达16个输出流的每个流高阻抗控制输出（STOHZ）
• 每个流的输入位延迟，具有灵活的采样点选择
• 每个流的输出位和分数位提前
• 每个通道的国际电信联盟电信标准化部门（ITU - T）G.711脉冲编码调制（PCM）A律 - μ律转换
• 多个帧脉冲和参考时钟输出
• 输入时钟：4.096 MHz、8.192 MHz、16.384 MHz
• 输入帧脉冲：61 ns、122 ns、244 ns
• 每个通道的恒定或可变吞吐量延迟，适用于帧完整性和低延迟应用
• 每个流的误码率测试电路
• 每个通道的高阻抗输出控制
• 每个通道的消息模式
• 控制接口与英特尔和摩托罗拉16位非复用总线兼容
• 连接存储块编程
• 支持输入和输出定时的ST - BUS和GCI - Bus标准
• IEEE - 1149.1（JTAG）测试端口
• 3.3 V I/O，5 V容限输入；1.8 V核心电压

• 专用交换机（PBX）和IP - PBX
• 中小型数字交换平台
• 无线基站和控制器
• 远程访问服务器和集中器
• 多业务接入平台
• 数字环路载波
• 计算机电话集成