CDCLVP110VFG4

CDCLVP110时钟驱动器可将一路LVPECL或HSTL（可选）差分时钟输入对（CLK0、CLK1）分配为十对差分LVPECL时钟输出（Q0 - Q9），在时钟分配时具有极小的偏斜。CDCLVP110可将两个时钟源接入输入多路复用器。CLK0输入可接受LVECL/LVPECL输入信号，而在LVPECL条件下工作时，CLK1可接受HSTL输入信号。CDCLVP110专为驱动50Ω传输线而设计。 若需要单端输入操作，可使用VBB参考电压输出。在这种情况下，VBB引脚应连接到CLK0，并通过一个10nF的电容接地。 然而，对于高达3.5 GHz的高速性能，强烈建议使用差分模式。 CDCLVP110的工作温度范围为 -40℃至85℃。

• 将一路LVPECL/HSTL差分时钟输入对分配为10路差分LVPECL时钟输出
• 与LVECL/LVPECL/HSTL完全兼容
• 仅需单电源供电，±3.3V或±2.5V电源
• 通过CLK_SEL选择时钟输入
• 时钟分配应用中的低输出偏斜（典型值15 ps）
• 用于单端时钟的VBB参考电压输出
• 采用32引脚LQFP封装
• 频率范围从直流到3.5 GHz
• 与MC100系列EP111、ES6111、LVEP111、PTN1111引脚兼容