SCAN921224SLC/NOPB

SCAN921023将一个10位宽的并行LVCMOS/LVTTL数据总线转换为一个带有嵌入式时钟的单路高速总线LVDS串行数据流。SCAN921224接收总线LVDS串行数据流，并将其转换回10位宽的并行数据总线，同时恢复并行时钟。这两款器件均符合IEEE 1149.1标准测试访问端口和边界扫描架构，集成了定义的边界扫描测试逻辑和由测试数据输入（TDI）、测试数据输出（TDO）、测试模式选择（TMS）、测试时钟（TCK）以及可选的测试复位（TRST）组成的测试访问端口。IEEE 1149.1特性使设计人员或测试工程师能够访问背板或电缆互连，并能验证差分信号完整性，以增强其系统测试策略。这对器件还具备高速内置自测试（BIST）模式，可在高速下验证串行器和解串器之间的互连。 SCAN921023通过背板或电缆传输数据。单差分对数据路径使PCB设计更简单。此外，减少的电缆、PCB走线数量和连接器尺寸可大幅降低成本。由于一个输出端串行传输时钟和数据位，因此消除了时钟与数据以及数据与数据之间的偏移。掉电引脚可在不使用任一器件时通过降低电源电流来节省功耗。串行器上电时，您可以选择激活同步模式，或让解串器使用同步到随机数据功能。通过使用同步模式，解串器将在指定的锁定时间内锁定信号。此外，嵌入式时钟确保总线每12位周期有一次跳变。这消除了因电缆充电状态导致的传输错误。此外，您可以将SCAN921023的输出引脚置于三态以实现高阻抗状态。PLL可锁定20 MHz至66 MHz之间的频率。

• 符合IEEE 1149.1（JTAG）标准且支持高速运行
• 内置自测试（BIST）模式
• 从PLL锁定到随机数据模式中恢复时钟
• 每个数据传输周期确保有跳变
• 芯片组（发送器 + 接收器）功耗 <500 mW（典型值）@ 66 MHz
• 单差分对消除多通道偏移
• 直通式引脚排列便于PCB布局
• 660 Mbps串行总线LVDS数据速率（时钟频率为66 MHz时）
• 10位并行接口，用于1字节数据加2个控制位
• 同步模式和锁定指示
• 时钟上的可编程边沿触发
• 断电时接收器输入呈高阻抗
• 总线LVDS串行输出额定负载为27Ω
• 小型49引脚NFBGA封装