82V3396NLG

IDT82V3396双同步以太网线路卡PLL用于在同步以太网、SONET/SDH设备以及无线基站中同步线路卡。两个独立的定时路径允许该设备同时使用选定的系统背板时钟同步发送接口，并从选定的接收接口提供恢复的时钟到系统背板。

IDT82V3396接受最多6个运行于常见的以太网、SONET/SDH和PDH频率以及其他频率的输入参考。这些参考信号持续被监控，以检测信号丢失和根据用户编程设定的阈值进行频率偏移。每个数字锁相环（DPLL）的有效参考由强制选择或基于用户编程设定的优先级和锁定容许范围及基于参考监视器自动选择确定。

IDT82V3396的两条定时路径由具有嵌入式时钟合成器的独立DPLL定义。两个DPLL均支持三种主要操作模式：自由运行模式、锁定模式和保持模式。在自由运行模式下，DPLL仅基于主时钟生成时钟。在锁定模式下，DPLL通过以下可选带宽之一过滤参考时钟抖动：18 Hz、35 Hz、70 Hz或560 Hz。在锁定模式下，DPLL的长期频率精度与所选输入参考的长期频率精度相同。在保持模式下，DPLL利用在锁定模式下获得的频率数据，在短时间内生成准确的频率。

IDT82V3396需要一个12.8 MHz的主时钟供其参考监视器和其他数字电路使用。主时钟的频率准确性决定了DPLL在自由运行模式下的频率准确性。主时钟的频率稳定性决定了DPLL在自由运行模式和保持模式下的频率稳定性。

由IDT82V3392 DPLL合成的时钟可以通过两个独立的抖动衰减APLL之一传递（针对对抖动敏感的应用）。任意DPLL或APLL时钟都可以通过多路复用器路由至六个时钟输出中的任何一个，通过独立的输出分频器实现。

IDT82V3392接受与输入参考相关的同步脉冲输入；同步脉冲的频率可以是1 Hz、2 kHz或8 kHz。该设备将其输出同步脉冲与选定的输入同步脉冲对齐。

所有IDT82V3392读/写寄存器都通过SPI/I2C微处理器接口访问。

• 1 千兆以太网和10千兆以太网
• BITS / SSU
• SMC / SEC (SONET / SDH)
• DWDM交叉连接和传输设备
• 同步以太网设备
• 中心局定时源和分配
• 核心和接入IP交换机/路由器
• 千兆和太比特IP交换机/路由器
• IP和ATM核心交换机及接入设备
• 移动通信和WLL基站节点时钟
• 宽带和多业务接入设备