MAX24705EXG2

MAX24705和MAX24710是灵活的高性能定时和时钟合成器IC，包含一个数字锁相环（DPLL）和两个独立的模拟锁相环（APLL）。当锁定到两个输入时钟信号之一时，该器件可实现任意频率到任意频率的转换。从1Hz至750MHz的任何输入时钟频率，该器件都能产生锁定频率的APLL输出频率，最高可达750MHz，并能输出多达10个时钟信号，这些信号是APLL频率的整数分频。内部低带宽DPLL可衰减输入抖动。DPLL还能在输入时钟之间实现真正的无间断切换，并具备高分辨率的保持功能。输入切换可以是手动或自动的。仅使用低成本晶体或振荡器时，该器件也可用作频率合成器IC。对于仅APLL整数倍频，输出抖动典型值为0.18至0.3ps RMS；对于仅APLL小数倍频或DPLL + APLL操作，输出抖动典型值为0.25至0.4ps RMS。对于电信系统，该器件具备作为线卡定时IC所需的所有特性和功能。

• 适用于第2/3E/3/4E/4级、SMC、SEC/EEC或SSU的线卡IC
• 上电时从内部EEPROM自动进行自我配置
• 使用外部晶体、振荡器或时钟信号作为主时钟
• 对本地振荡器频率误差进行内部补偿
• SPI处理器接口
• 1.8V + 3.3V工作电压（5V容限）
• -40℃至+85℃工作温度范围
• 10mm × 10mm CSBGA封装
• 两个输入时钟，差分或CMOS/TTL信号格式
• 输入时钟频率范围为1Hz至750MHz
• 支持的电信频率包括PDH、SDH、同步以太网、OTU - 1、OTU - 2、OTU - 3
• 每个输入的小数缩放（即乘以N÷D，其中N是16位整数，D是32位整数且N<D），以消除64B/66B和FEC缩放（如64/66、238/255、237/255、236/255）
• 所有输入由可编程活动监视器和频率监视器持续监控
• 快速活动监视器可在几个时钟周期缺失后使所选参考失效
• 频率测量分辨率为1.25ppm
• 频率监视器阈值分辨率为1.25ppm或5ppb
• 超高分辨率DPLL架构
• 复杂的状态机可在自由运行、锁定和保持状态之间自动转换
• 可恢复或不可恢复的参考选择算法
• 可编程带宽范围为4Hz至400Hz
• 可分别配置捕获带宽和锁定带宽
• 可编程阻尼因子，用于平衡锁定时间和峰值：1.2、2.5、5、10或20
• 多个相位检测器：相位/频率和多周期
• 相位/频率锁定（±360°捕获）或最近沿相位锁定（±180°捕获）
• 多周期相位检测和锁定（高达±8191UI）可提高抖动容限和锁定时间
• 响应参考切换进行相位建立，实现真正的无间断切换
• 相位建立期间输出时钟相位瞬变小于1ns
• 相对于所选输入参考，输出相位可按6ps步长进行±200ns的调整
• 高分辨率频率和相位测量
• 快速检测输入时钟故障并转换到保持模式
• 数控振荡器（NCO）模式允许系统软件控制DPLL频率
• 两个独立的APLL可同时从相同参考时钟或不同参考时钟产生两个频率系列
• 超高分辨率小数缩放（即非整数倍频）
• 对于仅APLL整数倍频，输出抖动典型值为0.18至0.3ps RMS；对于仅APLL小数倍频或DPLL + APLL操作（12kHz至20MHz积分带宽，输出频率>100MHz），输出抖动典型值为0.25至0.4ps RMS
• 电信输出频率包括用于SONET/SDH的622.08MHz和用于同步以太网的625MHz
• 每个APLL的旁路模式支持系统测试，并允许器件用于扇出应用
• 十个低抖动输出时钟
• 每个输出可以是一个差分输出或两个CMOS/TTL输出
• 输出可轻松与CML、LVDS、LVPECL、HSTL、SSTL、HCSL组件接口
• 每个输出可以是任一APLL输出的任意整数分频

• 各种设备类型中的频率转换和合成应用
• 用于SONET/SDH、同步以太网及类似应用的电信线卡