温馨提醒：图片仅供参考，商品以实物为准

ZL30722LDG1

SMT扩展库SMT补贴嘉立创PCB免费打样

品牌名称: MICROCHIP(美国微芯)
商品型号: ZL30722LDG1
商品编号: C1542118
商品封装: LGA-64(10x5)
包装方式: 托盘
商品毛重: 0.001克(g)

商品参数

参数完善中

商品特性

分组网络频率和相位同步
适用于GSM、WCDMA - FDD、LTE - FDD基站和小基站的频率精度
符合ITU - T G.823和G.824同步接口、G.8261 PNT PEC和CES接口以及G.8263 PEC - S - F的频率性能
适用于WCDMA - TDD、TD - SCDMA、CDMA2000、LTE TDD和LTE - A应用的相位同步性能
客户端保持模式以及多服务器间参考切换
支持新的ITU - T分组时钟草案或建议：G.8263 PEC、G.8273.2 T - BC和T - TSC（无SyncE）以及G.8273.4 T - BC - P和T - TSC - P
支持SyncE和IEEE1588混合的混合模式
低带宽数字锁相环（DPLL）
可编程带宽，0.1Hz至500Hz
无中断参考切换
高分辨率保持模式平均
数控振荡器模式
输入时钟
三个输入，两个差分/CMOS输入，一个CMOS输入
任意输入频率范围为8kHz至1250MHz（CMOS输入为8kHz至300MHz）
每个输入的活动和频率监测
低抖动分数N型模拟锁相环（APLL）和三个输出
任意输出频率范围小于1Hz至1035MHz
高分辨率分数频率转换，误差为0ppm
封装设计，无需外部压控晶体振荡器（VCXO）或环路滤波器组件
输出抖动低至0.25ps RMS（12kHz - 20MHz积分带宽）
输出为CML或2xCMOS，可与LVDS、LVPECL、HSTL、SSTL和HCSL接口
每个输出的电源引脚，CMOS输出电压范围为1.5V至3.3V
精确的输出对齐电路和每个输出的相位调整
每个输出可启用/禁用，无毛刺启动/停止（停止时高电平或低电平）
一般特性
上电时从内部EEPROM自动自配置；最多四种配置
通过外部反馈实现输入到输出对齐
SPI或I2C处理器接口
易于使用的评估软件
时间同步算法
外部算法控制软件数字锁相环以调整频率和相位对齐
通过IP、MPLS和以太网分组网络实现频率、相位和时间同步
适用于GSM、WCDMA - FDD、LTE - FDD毫微微蜂窝、小基站（住宅、城市、农村、企业）、微微蜂窝和宏蜂窝应用的频率精度性能，目标性能小于±15 ppb
符合ITU - T G.8263 PEC - S - F（分组设备时钟 - 从设备 - 频率）的频率性能
符合ITU - T G.823和G.824同步接口以及G.8261 PNT EEC、PNT PEC和CES接口规范的频率性能
适用于WCDMA - TDD、移动WiMAX、TD - SCDMA、CDMA2000、LTE TDD和LTE - A毫微微蜂窝、小基站（住宅、城市、农村、企业）、微微蜂窝和宏蜂窝应用的相位同步性能，目标性能小于±1µs相位对齐
符合正在制定的ITU - T分组时钟草案或建议的相位性能
ITU - T G.8273.2 T - BC和T - TSC（不使用SyncE输入时）
ITU - T G.8273.4 T - BC - P和T - TSC - P
支持SyncE和IEEE1588输入混合的混合模式
实现国际原子时（TAI）、协调世界时（UTC）可追溯性和全球导航卫星系统（GNSS）/全球定位系统（GPS）替代的时间同步
客户端在多服务器间参考切换
服务器分组连接丢失时客户端保持模式
客户端与最佳服务器同步并监测辅助服务器参考
输入时钟特性
三个输入时钟，两个差分或单端输入，一个单端输入
输入时钟频率范围为8kHz至1250MHz（差分输入）或300MHz（单端输入）
支持的电信频率包括准同步数字体系（PDH）、同步数字体系（SDH）、同步以太网（SyncE）、光传送网（OTN）、无线通信
输入由可编程活动监测器和频率监测器持续监测
快速活动监测器可在几个时钟周期丢失后使选定参考失效
频率测量和监测，分辨率为1ppm，具有接受/拒绝滞后
可选的输入时钟失效功能，通过通用输入输出（GPIO）断言响应物理层（PHY）的信号丢失（LOS）信号
电时钟引擎特性
超高分辨率数字锁相环架构
状态机自动在跟踪和自由运行/保持模式状态之间转换
可恢复或不可恢复参考选择算法
可编程带宽，0.1Hz至500Hz
增益峰值小于0.1dB
可编程相位斜率限制
可编程跟踪范围（即锁定范围）
真正的无中断参考切换，输出时钟相位瞬变小于200µs
物理时钟到物理时钟参考切换
物理时钟到分组定时参考切换
分组定时到物理时钟参考切换
分组定时到分组定时参考切换
支持同步以太网（SyncE）和同步光网络（SONET）/同步数字体系（SDH）设备时钟规范
ITU - T G.8262选项1 EEC
ITU - T G.8262选项2
ITU - T G.813选项1 SEC
ITU - T G.813选项2
输出相位以10ps步长调整
高分辨率频率和相位测量
快速检测输入时钟故障并转换到保持模式
保持模式频率平均，具有可编程平均时间和延迟时间
模拟锁相环特性
超高分辨率分数缩放（即非整数乘法）
任意到任意频率转换，误差为0ppm
两个高速分频器（整数4至15，半分频4.5至7.5）
易于配置，完全封装设计，无需外部压控晶体振荡器（VCXO）或环路滤波器组件
旁路模式支持系统测试
输出时钟特性
三个低抖动输出时钟
每个输出可以是一个差分输出或两个CMOS输出
输出时钟频率范围为1Hz至1035MHz（CMOS和HSTL输出最大为250MHz）
输出抖动低至0.25ps RMS（12kHz至20MHz）
在CMOS模式下，额外的分频器允许OCxN引脚为OCxP引脚的整数分频（示例1：OC3P 125MHz，OC3N 25MHz。示例2：OC2P 25MHz，OC2N 1Hz）
输出易于与CML、LVDS、LVPECL、HSTL、SSTL、HCSL和CMOS组件接口
支持的电信频率包括准同步数字体系（PDH）、同步数字体系（SDH）、同步以太网（SyncE）、光传送网（OTN）
复杂的输出到输出相位对齐
每个输出的高分辨率相位调整

数据手册PDF

放大查看下载PDF