CDCE706PW
CDCE706PW
- 描述
- CDCE706 300MHz、LVCMOS、可编程 3-PLL 时钟合成器/倍频器/分频器
- 品牌名称
- TI(德州仪器)
- 商品型号
- CDCE706PW
- 商品编号
- C1535730
- 商品封装
- TSSOP-20
- 包装方式
- 管装
- 商品毛重
- 0.001克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟发生器/频率合成器/PLL | |
| 最大输出频率 | 300MHz |
| 属性 | 参数值 | |
|---|---|---|
| 供电电压 | 3V~3.6V | |
| 工作温度 | -40℃~+85℃ |
商品概述
CDCE706是目前市场上体积最小、功能最强的PLL合成器/乘法器/除法器之一。尽管其外形小巧,但CDCE706具有很高的灵活性。它能够根据给定的输入频率产生几乎独立的输出频率。 输入频率可以来自LVCMOS、差分输入时钟或单个晶体。可通过SMBus数据接口控制器选择合适的输入波形。 为了实现独立的输出频率,每个PLL的参考分频器M和反馈分频器N可以设置为不同的值,M分频器的取值范围为1至511,N分频器的取值范围为1至4095。然后,PLL - VCO(压控振荡器)的频率从可编程输出开关矩阵路由到六个输出端中的任意一个。开关矩阵包括一个额外的7位后置分频器(1至127)和每个输出的反相逻辑。 深度M/N分频比允许从任何参考输入频率(例如27 MHz)生成零ppm时钟。 CDCE706包含三个PLL,其中一个支持扩频时钟(SSC)。PLL1、PLL2和PLL3的设计频率高达300 MHz,并针对具有宽分频因子的零ppm应用进行了优化。 PLL2还支持中心和向下扩频时钟(SSC),这是一种降低电磁干扰的常用技术。此外,压摆率可控(SRC)输出边沿可将EMI噪声降至最低。 根据PLL频率和分频器设置,内部环路滤波器组件会自动调整,以实现PLL的高稳定性和优化的抖动传输特性。 该器件支持非易失性EEPROM编程,便于定制应用。器件出厂时预编程了默认配置,在安装到PCB之前可以重新编程为不同的应用配置,也可以通过系统内编程进行重新编程。通过串行SMBus接口对不同的器件设置进行编程。 两个自由可编程输入S0和S1可用于为每个应用控制最苛刻的逻辑控制设置(输出禁用为低电平、输出三态、掉电、PLL旁路等)。 CDCE706有三个电源引脚:VCC、VCCOUT1和VCCOUT2。VCC是器件的电源,采用单一3.3 V电源电压供电。VCCOUT1和VCCOUT2是输出的电源引脚。VCCOUT1为输出Y0和Y1供电,VCCOUT2为输出Y2、Y3、Y4和Y5供电。两个输出电源的电压范围为2.3 V至3.6 V。当输出电压低于3.3 V时,输出驱动电流受限。 CDCE706的工作温度范围为 - 40℃至85℃。
商品特性
- 高性能3:6基于PLL的时钟合成器/乘法器/除法器
- 用户可编程PLL频率
- 无需施加高编程电压的EEPROM编程,可通过SMBus数据接口轻松进行在线编程
- 宽PLL分频比可实现0 ppm输出时钟误差
- 时钟输入可接受晶体、单端LVCMOS或差分输入信号
- 可接受8 MHz至54 MHz的晶体频率
- 可接受高达200 MHz的LVCMOS或差分输入频率
- 两个可编程控制输入[S0/S1, A0/A1],用于用户定义的控制信号
- 六个LVCMOS输出,输出频率高达300 MHz
- LVCMOS输出可编程为互补信号
- 通过可编程输出开关矩阵[6×6]自由选择输出频率,每个输出包括7位后置分频器
- 集成PLL环路滤波器组件
- 低周期抖动(典型值为60 ps)
- 具备扩频时钟(SSC)功能,可降低系统EMI
- 可编程输出压摆率控制(SRC),可降低系统EMI
- 3.3 V器件电源
- 工业温度范围 - 40℃至85℃
- 开发和编程套件,便于PLL设计和编程(TI ClockPro软件)
- 采用20引脚TSSOP封装
优惠活动
购买数量
(70个/管,最小起订量 1 个)近期成交0单
