LMK04806BISQX/NOPB

LMK0480x系列是高性能时钟调节器，具备卓越的时钟抖动清理、生成和分配功能，拥有先进特性以满足下一代系统要求。双环PLLatinum™架构使用低噪声VCXO模块时，能够实现111 fs均方根抖动（12 kHz至20 MHz）；使用低成本外部晶体和变容二极管时，可实现低于200 fs均方根抖动（12 kHz至20 MHz）。 双环架构由两个高性能锁相环（PLL）、一个低噪声晶体振荡器电路和一个高性能压控振荡器（VCO）组成。第一个锁相环（PLL1）提供低噪声抖动清理功能，而第二个锁相环（PLL2）执行时钟生成功能。PLL1可配置为与外部VCXO模块配合工作，或与带有外部可调晶体和变容二极管的集成晶体振荡器配合工作。当与非常窄的环路带宽配合使用时，PLL1利用VCXO模块或可调晶体的优异近端相位噪声（偏移低于50 kHz）来清理输入时钟。PLL1的输出用作PLL2的干净输入参考，在PLL2中锁定集成VCO。PLL2的环路带宽可进行优化，以清理远端相位噪声（偏移高于50 kHz），在这方面集成VCO的性能优于PLL1中使用的VCXO模块或可调晶体。

• 超低均方根抖动性能 – 111 fs均方根抖动（12 kHz至20 MHz）
• 123 fs均方根抖动（100 Hz至20 MHz）
• 双环PLLatinum™锁相环架构
• PLL1 – 集成低噪声晶体振荡器电路
• 输入时钟丢失时的保持模式
• 自动或手动触发/恢复
• PLL2 – 归一化锁相环噪声基底为–227 dBc/Hz
• 鉴相器速率高达155 MHz
• OSCin频率倍增器
• 集成低噪声VCO
• 2个带LOS的冗余输入时钟
• 自动和手动切换模式
• 50%占空比输出分频，1至1045（偶数和奇数）
• 12个LVPECL、LVDS或LVCMOS可编程输出
• 数字延迟：固定或动态可调，步长25 ps
• 模拟延迟控制
• 14个差分输出
• 最多26个单端输出
• 最多6个VCXO/晶体缓冲输出
• 时钟速率高达1536 MHz
• 零延迟模式
• 上电时提供3个默认时钟输出
• 多模式：双锁相环、单锁相环和时钟分配
• 工业温度范围：–40至85℃
• 3.15 V至3.45 V工作电压
• 2个专用缓冲/分频OSCin时钟
• 封装：64引脚WQFN（9.0×9.0×0.8 mm）

• 数据转换器时钟
• 无线基础设施
• 网络、SONET/SDH、DSLAM
• 医疗/视频/测试与测量