SN74S225N

这是一款80位有源元件存储器，是单片肖特基钳位晶体管-晶体管逻辑（STTL）阵列，结构为16字×5位。使用SN74S225的存储器系统可以很容易地按48字的倍数或10位的倍数扩展。由单个输出使能（OE）输入控制的三态输出使得总线连接和复用变得容易。先进先出（FIFO）存储器是一种存储设备，允许数据以独立的数据速率写入和读出阵列。该FIFO设计用于以位并行格式逐字处理从直流到10 MHz速率的数据。读写操作独立进行，使用独立的异步数据时钟。数据可以在任意一个加载时钟（CLKA、CLKB）输入的低到高跳变时写入阵列。数据可以在卸载时钟（UNCK IN）输入（常态为高）的低到高跳变时从阵列读出。向FIFO写入数据可以通过两种方式实现:- 在不需要门控时钟控制的应用中，将时钟输入加到其中一个时钟，另一个时钟输入接高电平可获得结果。- 在需要门控时钟的应用中，加载时钟（门控）必须为高，FIFO才能在下一个时钟脉冲加载数据。CLKA和CLKB可以互换用于时钟门控或时钟输入。SN74S225的状态由三个输出提供。输入就绪（IR）输出监控最后一个字位置的状态，指示存储器何时已满。当存储器可以接受数据时，该输出为高电平。卸载时钟（UNCK OUT）输出也监控最后一个字位置。当该位置为空时，该输出产生一个低逻辑电平脉冲（与内部时钟脉冲同步）。第三个状态输出，输出就绪（OR），当第一个字位置包含有效数据且UNCK IN为高时，OR为高电平。当UNCK IN变低时，OR将变低并保持低电平直到第一个字位置有新的有效数据。第一个字位置定义为向输出提供数据的位置。数据输出相对于数据输入是非反相的，并且是三态输出，带有公共控制输入（OE）。当OE为低电平时，数据输出使能，作为图腾柱输出工作。高逻辑电平迫使每个数据输出进入高阻态，而所有其他输入和输出保持活动。清零（CLR）输入在低有效脉冲的高到低跳变时，通过清除控制逻辑并将OR置为低逻辑电平，使存储在存储器阵列中的所有数据无效。SN74S225的工作温度范围为0℃到70℃。

• 独立异步输入和输出
• 结构为16字×5位
• 数据速率范围直流到10 MHz
• 三态输出
• 采用标准塑封300密耳双列直插封装