82V3911AUG
82V3911AUG
- 品牌名称
- RENESAS(瑞萨)/IDT
- 商品型号
- 82V3911AUG
- 商品编号
- C1520324
- 商品封装
- CABGA-196(15x15)
- 包装方式
- 托盘
- 商品毛重
- 0.001克(g)
商品参数
参数完善中
商品概述
82V3911同步以太网(SyncE)双通道PLL是一款具有抖动衰减功能的设备,具备速率转换和参考源切换能力;其超低抖动输出时钟用于在同步以太网和SONET/SDH设备中直接同步10GBASE - R/10GBASE - W、OC - 192/STM - 64 PHY和40GBASE - R PHY。当82V3911锁定到符合ITU - T G.8262、G.813或Telcordia GR - 253 - CORE第3级或SONET最低时钟要求的同步设备定时源(SETS)时,82V3911生成的时钟也将满足这些要求。
82V3911的两个定时通道由带有嵌入式时钟合成器的独立数字PLL(DPLL)定义。两个独立的定时通道使82V3911能够将发送接口与所选系统背板时钟同步,并同时将从所选接收接口恢复的时钟提供给系统背板。DPLL1更适合用于同步发送接口,因为它具有更完善的保持模式。
两个DPLL均支持三种主要工作模式:自由运行、锁定和保持。在自由运行模式下,DPLL仅根据主时钟生成时钟。在锁定模式下,DPLL使用以下可选带宽之一过滤参考时钟抖动:18 Hz或35 Hz。在锁定模式下,DPLL的长期频率精度与所选输入参考的长期频率精度相同。在保持模式下,当输入参考不可用时,DPLL使用在锁定模式下获取的频率数据生成精确频率。
82V3911的参考监视器和其他数字电路需要一个12.8 MHz的主时钟。主时钟的频率精度决定了DPLL在自由运行模式下的频率精度。主时钟的频率稳定性决定了DPLL在自由运行模式和保持模式下的频率稳定性。
82V3911提供四个单端参考输入和两个差分参考输入,可在常见的以太网、SONET/SDH和PDH频率以及其他频率下工作。参考源会持续监测信号丢失和用户编程阈值下的频率偏移。两个DPLL均可使用所有参考源。每个DPLL的活动参考源由强制选择或基于用户编程优先级、锁定允许条件以及参考监视器的自动选择来确定。
82V3911可以将时钟参考和锁相外部同步信号作为一对输入。DPLL1可以锁定到参考时钟输入,并使其帧同步和多帧同步输出与配对的外部同步输入对齐。该设备提供两个外部同步输入,可与六个参考输入中的任何一个关联,最多可创建两对。外部同步信号的频率可以是1 Hz、2 kHz或8 kHz。此功能使DPLL1能够将其帧同步和多帧同步输出与外部同步输入进行相位对齐,而无需使用低带宽设置直接锁定到外部同步输入。
商品特性
- 抖动产生 < 0.3 ps RMS(10 kHz至20 MHz),满足支持10GBASE - R、10GBASE - W、40GBASE - R、OC - 192和STM - 64的主流PHY的抖动要求
- 支持符合ITU - T G.8261/G.8262同步以太网(SyncE)标准的设备
- 支持IEEE - 1588应用的时钟生成
- 生成SyncE接口时钟(1GE、10GE和40GE)
- 为SyncE和SONET/SDH接口提供参考源切换、频率转换和抖动衰减的集成解决方案
- 集成2个DPLL,一个用于发送路径,一个用于接收路径
- 可选DPLL带宽:18 Hz和35 Hz
- 集成2个抖动衰减APLL以生成超低抖动时钟
- 支持三种时钟模式:SONET、以太网和以太网LANPHY
- 支持最多两个晶体连接,允许每个APLL支持最多两种工作模式
- 支持覆盖广泛频率范围的输入和输出时钟
- 提供频率范围从2 kHz到156.25 MHz的IN3、IN4、IN7、IN6输入CMOS时钟
- 提供频率范围从2 kHz到625 MHz的IN1和IN2输入差分时钟
- 提供频率范围从1PPS到125 MHz的OUT1至OUT5输出CMOS时钟
- 提供频率范围从25 MHz到644.53125 MHz的OUT6~OUT9输出差分时钟
- 提供1PPS、2 kHz、4 kHz或8 kHz的帧同步输入信号,以及1PPS、2 kHz或8 kHz的帧同步输出信号
- 支持由内部状态机控制的强制或自动工作模式切换。自动模式切换支持自由运行、锁定和保持模式
- 支持手动和自动选择输入时钟切换
- 支持在时钟故障时自动无缝选择输入时钟切换
- 支持三种类型的输入时钟源:从STM - N或OC - n恢复的时钟、PDH网络同步定时和外部同步参考定时
- 支持LVPECL/LVDS和CMOS输入/输出技术
- 支持主时钟校准
- 支持Telcordia GR - 1244 - CORE、Telcordia GR - 253 - CORE、ITU - T G.812、ITU - T G.8262、ITU - T G.813和ITU - T G.783建议
- I2C微处理器接口
- IEEE 1149.1 JTAG边界扫描
- 单3.3 V供电,5 V容限CMOS I/O
- 1mm球间距CABGA环保封装
应用领域
- 核心和接入IP交换机/路由器
- 千兆和太比特IP交换机/路由器
- 中心局定时源和分配
- DWDM交叉连接和传输设备
- IP核心路由器和接入设备
- 蜂窝和无线本地环路基站节点时钟
- 宽带和多业务接入设备
优惠活动
购买数量
(126个/托盘,最小起订量 1 个)近期成交0单

