LPC43S70FET100E

LPC43S70是面向嵌入式应用的基于ARM Cortex-M4的微控制器，包含一个ARM Cortex-M0协处理器和一个ARM Cortex-M0子系统用于管理外设，总共有282kB SRAM，CPU工作频率最高可达204MHz。ARM Cortex-M4是32位内核，具备低功耗、增强调试特性、高等级支持块集成，采用3级流水线哈佛架构，拥有独立的本地指令总线、数据总线以及第三条连接外设的总线，内置支持预测分支的内部预取单元，支持单周期数字信号处理和SIMD指令，内核集成硬件浮点单元。ARM Cortex-M0协处理器和ARM Cortex-M0子系统中的Cortex-M0内核均为节能易用的32位内核，与Cortex-M4内核代码和工具兼容，最高运行频率可达204MHz，指令集简单，代码体积更小，不支持硬件乘法。产品集成AES引擎，带有多种可配置外设、高速USB控制器、以太网、LCD控制器、外部存储器控制器、高速12位ADC等多种数字和模拟外设。

• 主ARM Cortex-M4处理器，最高运行频率204MHz，内置支持8个区域的存储器保护单元，内置嵌套向量中断控制器，集成硬件浮点单元，具备不可屏蔽中断输入，支持JTAG和串行线调试、串行追踪，支持8个断点、4个观察点，支持增强追踪模块和增强追踪缓冲器，内置系统滴答定时器
• ARM Cortex-M0协处理器，可卸载主ARM Cortex-M4处理器的任务，最高运行频率204MHz，支持JTAG，内置嵌套向量中断控制器
• ARM Cortex-M0子系统，用于控制SPI和SGPIO外设，位于独立AHB多层矩阵，可直接访问2kB+16kB SRAM，最高运行频率204MHz，通过核间桥连接主AHB多层矩阵和主ARM Cortex-M4处理器，支持JTAG，内置嵌套向量中断控制器
• 片上存储：主AHB多层矩阵配备264kB供代码和数据使用的SRAM，Cortex-M0子系统配备18kB SRAM，多个SRAM块支持独立总线访问，两个SRAM块可单独断电；内置64kB ROM，包含启动代码和片上软件驱动；配备64位通用一次性可编程存储器；配备两个存储区共256位一次性可编程存储器用于存储AES密钥，一个存储区可存储加密密钥用于解码启动镜像
• 集成AES引擎，支持启动镜像和数据的加密解密，带DMA支持，可通过基于ROM的API编程
• 可配置数字外设：配备串行GPIO接口、AHB总线上的状态可配置定时器子系统；全局输入多路复用阵列可将多个输入输出交叉连接到事件驱动外设如定时器、状态可配置定时器、ADC
• 串行接口：配备四通道SPI闪存接口，速率最高可达52MB每秒；配备10/100T以太网MAC，带RMII和MII接口，支持DMA，可在低CPU负载下实现高吞吐量，支持IEEE 1588时间戳/高级时间戳；配备一个高速USB 2.0主机/设备/OTG接口，带DMA支持，集成片上高速PHY；配备一个高速USB 2.0主机/设备接口，带DMA支持，集成片上全速PHY，带ULPI接口可连接外部高速PHY；ROM中的USB堆栈包含USB接口电气测试软件；配备一个550 UART，带DMA支持，带完整调制解调器接口；配备三个550 USART，带DMA和同步模式支持，带符合ISO7816规范的智能卡接口，其中一个USART带IrDA接口；配备两个C_CAN 2.0B控制器，每个控制器一个通道；配备两个SSP控制器，带FIFO和多协议支持，均支持DMA；配备一个SPI控制器；配备一个快速模式增强I2C总线接口，带监控模式，开漏I/O引脚符合完整I2C总线规范，最高支持1Mbit/s数据速率；配备一个标准I2C总线接口，带监控模式，带标准I/O引脚；配备两个I2S接口，每个都带DMA支持，各有一个输入和一个输出
• 其他外设：配备外部存储器控制器，支持外部SRAM、ROM、NOR闪存、SDRAM设备；LCD控制器带DMA支持，可编程显示分辨率最高可达1024×768，支持单色和彩色STN面板以及TFT彩色面板；配备80Msps 12位模数转换器

• 嵌入式领域应用