温馨提醒：图片仅供参考，商品以实物为准
MC100EP196FAG
MC100EP196FAG
- 描述
- 是一款可编程延迟芯片 (PDC)，主要用于时钟偏斜和时序调整。它能为差分 NECL/PECL 输入转换提供可变延迟。具有类似 EP195 的架构，还增加了使用 FTUNE 引脚进一步调节延迟的功能。FTUNE 输入接受从 VCC 到 VEE 的模拟电压，可将输出延迟从 0 微调至 60 ps。延迟部分由逻辑图中所示的可编程门矩阵和多路复用器组成。EP196 的延迟增量具有约 10 ps 的数字可选分辨率，净范围可达 10.2 ns
- 品牌名称
- onsemi(安森美)
- 商品型号
- MC100EP196FAG
- 商品编号
- C897957
- 商品封装
- LQFP-32(7x7)
- 包装方式
- 托盘
- 商品毛重
- 0.302克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟延迟 | |
| 可用总延迟范围 | 2.36ns~12.258ns |
| 属性 | 参数值 | |
|---|---|---|
| 工作电压 | 3V~3.6V | |
| 工作温度 | -40℃~+85℃ |
商品概述
MC100EP196是一款可编程延迟芯片（PDC），主要用于时钟偏斜校正和时序调整。它能对差分NECL/PECL输入跳变提供可变延迟。其架构与EP195相似，新增了通过FTUNE引脚进一步微调延迟的功能。FTUNE输入可接收从VCC到VEE的模拟电压，以将输出延迟从0到60 ps进行微调。
商品特性
- 典型最大频率 >1.2 GHz
- 可编程范围：0 ns至10 ns
- 延迟范围：2.4 ns至12.4 ns
- 10 ps步进
- PECL模式工作范围：VCC = 3.0 V至3.6 V，VEE = 0 V
- NECL模式工作范围：VCC = 0 V，VEE = -3.0 V至 -3.6 V
- 输入开路默认状态
- 输入安全钳位
- EN引脚逻辑高电平将强制Q端为逻辑低电平
- D[10:0]可接受ECL、LVCMOS或LVTTL输入
- VBB输出参考电压
- 这些器件为无铅器件
其他推荐
- MC100LVEP210FAG
- MC10EP105FAG
- MC10EP446FAG
- NB3V8312CFAG
- QED123
- QSD124
- QSD2030F
- SA3229-E1-T
- AMIS49587C5872G
- AP0100AT2L00XUGA0-DR1
- AP0100CS2L00SUGA0-DR1
- AP0200AT2L00XEGA0-DR1
- AR0132AT6M00XPEA0-DRBR1
- AR0132AT6R00XPEA0-DPBR1
- AR0132AT6R00XPEA0-DRBR1
- AR0134CSSC00SUEA0-DPBR1
- AR0134CSSM00SUEA0-DPBR1
- AR0134CSSM25SUEA0-DRBR1
- AR0135AT2M00XUEA0-DPBR1
- AR0135AT2M00XUEA0-DRBR1
- AR0135AT2M25XUEA0-DPBR1