9DB106 零延迟缓冲器支持PCIe Gen1和Gen2时钟需求。9DB106由符合IDT CK410/CK505标准的主时钟发生器的差分SRC输出对驱动。它能衰减输入时钟上的抖动，并具有可选的PLL带宽，以最大化有或没有扩频时钟系统的性能。SMBus接口允许控制PLL带宽和旁路选项，而2个时钟请求（CLKREQ#）引脚使9DB106适用于Express Card应用。

• CLKREQ# 引脚用于输出1和4/支持Express Card应用
• PLL或旁路模式/PLL可以消除输入时钟的抖动
• 可选的PLL带宽/最小化下游PLL中的抖动峰值
• 兼容扩频/跟踪扩展输入时钟以降低EMI
• SMBus接口/未使用的输出可以被禁用

输出特性

• 6个0.7V电流模式差分输出对（HCSL）

关键规格

• 周期间抖动<50 ps
• 输出间偏斜<50 ps