MACH445-12YC

MACH445是高性能EE CMOS MACH 4系列的一员。该器件的宏单元能力约为流行的PAL22V10的十二倍，具有PAL22V10所不具备的显著密度和功能特性。它在架构上与MACH435相同，增加了JTAG和5V编程特性。 MACH445由八个PAL块组成，通过可编程的中央开关矩阵相互连接。中央开关矩阵将PAL块彼此连接，并连接到所有输入引脚，在全连接的PAL块之间提供高度的连接性。这使得设计能够高效地布局和布线。输入开关矩阵和输出开关矩阵进一步增强了布线能力。输入开关矩阵为输入信号提供了进入中央开关矩阵的替代路径；输出开关矩阵在将宏单元分配给I/O引脚方面提供了灵活性。 MACH445的宏单元可以配置为同步或异步。这允许设计人员在同一器件上同时实现同步和异步逻辑。两种类型的设计可以按任何比例混合，因为每个宏单元的选择仅影响该宏单元。 每个功能最多可分配20个乘积项。可以从一个宏单元分配一些乘积项，而不会失去该宏单元用于逻辑生成的功能。 MACH445宏单元提供具有可编程极性的寄存器输出或组合输出。如果选择寄存器配置，寄存器可以配置为D型、T型、J - K型或S - R型，以帮助减少使用的乘积项数量。触发器也可以配置为锁存器。寄存器类型的决定可以由设计人员或软件做出。 所有宏单元都可以通过输出开关矩阵连接到一个I/O单元。输出开关矩阵使得在进行重大设计更改时，能够将引脚排列更改的风险降至最低。 MACH445由八个通过中央开关矩阵连接的PAL块组成。有64个I/O引脚和6个专用输入引脚为中央开关矩阵提供信号。这些信号被分配到八个PAL块，以实现高效的设计实现。有4个全局时钟引脚也可以用作专用输入。 所有输入和I/O引脚都内置有上拉电阻。虽然将未使用的引脚拉高始终是良好的设计实践，但上拉电阻在未使用的引脚未连接的情况下提供了设计的安全性和稳定性。 MACH445中的每个PAL块包含一个时钟发生器、一个90乘积项逻辑阵列、一个逻辑分配器、16个宏单元、一个输出开关矩阵、8个I/O单元和一个输入开关矩阵。中央开关矩阵为每个PAL块提供33个输入。这使得PAL块实际上看起来像一个独立的“PAL33V16”，带有8到16个嵌入式宏单元。 除了逻辑乘积项外，还提供了单独的输出使能乘积项和两个PAL块初始化乘积项。每个I/O引脚可以单独使能。PAL块内处于同步模式的所有触发器都可以通过PAL块初始化乘积项之一一起初始化。 MACH445中央开关矩阵由每个PAL块中的输入开关矩阵提供信号。每个PAL块向输入开关矩阵提供16个内部反馈信号、8个寄存器输入信号和8个I/O引脚信号。在这32个信号中，输入开关矩阵向中央开关矩阵提供24个解码信号。中央开关矩阵以一种非常高效的方式将这些信号分配回PAL块，以实现高性能。设计软件在将设计适配到器件时会自动配置输入和中央开关矩阵。 每个PAL块都有一个时钟发生器，可以生成四个时钟信号供整个PAL块使用。这四个信号可供PAL块中的所有宏单元和I/O单元使用，无论处于同步还是异步模式。时钟发生器从四个全局时钟引脚信号的原码和反码版本给出的八个可能信号中选择四个信号。 MACH445乘积项阵列由80个用于逻辑的乘积项、8个用于输出使能的乘积项和2个用于全局PAL块初始化的乘积项组成。每个宏单元名义上分配有5个用于逻辑的乘积项，尽管逻辑分配器允许进行逻辑重新分配。每个I/O引脚都有自己的单独输出使能项。初始化乘积项为PAL中同步模式的宏单元提供异步复位或预置。

• MACH435的100引脚PQFP封装版本
• 5V，在线可编程
• JTAG，IEEE 1149.1 JTAG测试能力
• 128个宏单元
• 传输延迟12 ns
• 计数频率83 MHz
• 70个带拉电阻的输入
• 64个输出
• 192个触发器
• 128个宏单元触发器
• 64个输入触发器
• 每个功能最多20个乘积项，带异或功能
• 灵活的时钟
• 四个具有可选边沿的全局时钟引脚
• 每个宏单元可实现异步模式
• 输入和输出开关矩阵，布线能力强
• 固定、可预测、确定性的延迟
• JEDEC文件与MACH435兼容
• 零保持时间输入寄存器选项