71V65602S133PF

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: RENESAS(瑞萨)/IDT
商品型号: 71V65602S133PF
商品编号: C7192913
商品封装: TQFP-100(14x14)
包装方式: 编带
商品毛重: 1克(g)

商品参数

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)

	属性	参数值
	功能特性	自动掉电功能

商品概述

IDT71V65602/5802是3.3V高速9,437,184位同步静态随机存取存储器。设计用于消除读写或写读之间的死总线周期，因此被命名为ZBT，即零总线周转。地址和控制信号在一个时钟周期内应用于SRAM，两个周期后发生相关的数据周期，无论是读还是写。IDT71V65602/5802包含数据输入/输出、地址和控制信号寄存器。输出使能是异步信号，可用于禁用输出。时钟使能引脚允许根据需要暂停操作。当时钟使能为高时，所有同步输入被忽略，内部设备寄存器将保持其先前的值。有三个芯片使能引脚，允许用户在需要时取消选择设备。如果当ADV/LD为低时这三个中的任何一个未被断言，则无法启动新的内存操作。然而，任何挂起的数据传输将被完成。数据总线将在芯片被取消选择或写入启动两个周期后进入三态。IDT71V65602/5802具有片上突发计数器。在突发模式下，可以为呈现给SRAM的单个地址提供四个周期的数据。突发序列的顺序由LBO输入引脚定义。LBO引脚在线性和交错突发序列之间选择。ADV/LD信号用于加载新的外部地址或递增内部突发计数器。IDT71V65602/5802 SRAM采用高性能CMOS工艺，并封装在JEDEC标准14mm x 20mm 100引脚薄型塑料四边扁平封装以及119球栅阵列和165细间距球栅阵列中。

商品特性

256K x 36、512K x 18内存配置
支持高性能系统速度 - 150MHz
ZBT特性 - 读写周期之间无死周期
内部同步输出缓冲使能，无需控制OE
单个读写控制引脚
正时钟边沿触发的地址、数据和控制信号寄存器，适用于全流水线应用
4字突发能力
个别字节写控制
三个芯片使能用于简单深度扩展
3.3V电源
2.5V输入/输出电源
ZZ输入控制掉电
封装在JEDEC标准100引脚塑料薄型四边扁平封装、119球栅阵列和165细间距球栅阵列中

数据手册PDF

放大查看下载PDF