TMS470R1A384PGET
TMS470R1A384PGET
- 品牌名称
- TI(德州仪器)
- 商品型号
- TMS470R1A384PGET
- 商品编号
- C7073074
- 商品封装
- LQFP-144(20x20)
- 包装方式
- 托盘
- 商品毛重
- 2.769克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 单片机(MCU/MPU/SOC) | |
| CPU内核 | - | |
| CPU最大主频 | 48MHz |
| 属性 | 参数值 | |
|---|---|---|
| I/O数量 | 94 | |
| ADC(位数) | 10bit | |
| 工作电压 | 1.71V~2.05V |
商品概述
TMS470 R1A384 (1) 器件是德州仪器 TMS470 R1x 系列通用 16/32 位精简指令集计算机 (RISC) 微控制器的成员。A384 微控制器采用高速 ARM 7TDMI 16/32 位 RISC 中央处理器 (CPU),可实现高指令吞吐量,同时保持更高的代码效率。ARM 7TDMI 16/32 位 RISC CPU 将内存视为从 0 开始编号的线性字节集合。A384 采用大端格式,即一个字的最高有效字节存储在编号最低的字节处,最低有效字节存储在编号最高的字节处。
高端嵌入式控制应用在要求控制器具备更高性能的同时,还需保持低成本。A384 RISC 核心架构在满足这些性能和成本需求的同时,还能保持低功耗。
A384 器件包含以下组件: • ARM 7TDMI 16/32 位 RISC CPU • 具备 470+ 增强功能的 TMS470 R1x 系统模块 (SYS) • 384K 字节闪存 • 32K 字节静态随机存取存储器 (SRAM) • 零引脚锁相环 (ZPLL) 时钟模块 • 模拟看门狗 (AWD) 定时器 • 增强型实时中断 (RTI) 模块 • 中断扩展模块 (IEM) • 两个串行外设接口 (SPI) 模块 • 两个串行通信接口 (SCI) 模块 • 两个标准 CAN 控制器 (SCC) • 三个内部集成电路 (I²C) 模块 • 二类串行接口 B (C2SIb) 模块 • 10 位多缓冲模数转换器 (MibADC),具有 12 个输入通道 • 高端定时器 (HET),控制 12 个输入/输出 • 外部时钟预分频器 (ECP) • 扩展总线模块 (EBM) • 最多 87 个输入/输出引脚和 1 个仅输入引脚(仅适用于 PGE 后缀)
商品特性
- 高性能静态 CMOS 技术
- TMS470 R1x 16/32 位 RISC 内核 (ARM7TDMI)
- 24MHz 系统时钟 (48MHz 流水线)
- 独立的 16/32 位指令集
- 具有第三方支持的开放式架构
- 内置调试模块
- 集成内存
- 384K 字节程序闪存
- 三个存储体,包含 18 个连续扇区
- 32K 字节静态随机存取存储器 (SRAM)
- 工作特性
- 核心电源电压 (Vcc):1.71V 至 2.05V
- I/O 电源电压 (Vccclo):3.0V 至 3.6V
- 低功耗模式:待机和停机
- 扩展工业温度范围
- 470+ 系统模块
- 32 位地址空间解码
- 内存/外设总线监控
- 模拟看门狗 (AWD) 定时器
- 增强型实时中断 (RTI)
- 中断扩展模块 (IEM)
- 系统完整性和故障检测
- 直接内存访问 (DMA) 控制器
- 32 个控制数据包和 16 个通道
- 基于零引脚锁相环 (ZPLL) 的时钟模块,带预分频器
- 内部 ZPLL 可选乘以 4 或 8
- ZPLL 旁路模式
- 扩展总线模块 (EBM) (PGE 封装)
- 支持 8 位和 16 位扩展总线内存接口映射
- 40 个 I/O 扩展总线引脚
- 十个通信接口
- 两个串行外设接口 (SPI)
- 255 个可编程波特率
- 两个串行通信接口 (SCI)
- 2²⁴ 个可选波特率
- 异步/等同步模式
- 两个标准 CAN 控制器 (SCC)
- 16 个邮箱容量
- 完全符合 CAN 协议 2.0B 版本
- 二类串行接口 B (C2SIb)
- 正常 10.4Kbps 和 4 倍模式 41.6Kbps
- 三个内部集成电路 (I²C) 模块(参见 TMS470R1A384 硅勘误表中的 I²C 注释,文献编号 SPNZ148)
- 多主和从接口
- 最高 400Kbps (快速模式)
- 7 位和 10 位地址能力
- 高端定时器 (HET)
- 12 个可编程 I/O 通道
- 12 个高分辨率引脚
- 高分辨率共享特性 (XOR)
- 高端定时器 RAM
- 64 条指令容量
- 外部时钟预分频 (ECP) 模块
- 可编程低频外部时钟 (CLK)
- 12 通道 10 位多缓冲模数转换器 (MibADC)
- 32 字 FIFO 缓冲区
- 单转换或连续转换模式
- 1.55µs 最小采样/转换时间
- 校准模式和自测试特性
- 55 个专用通用 I/O (GIO) 引脚和 39 个额外外设 I/O (PGE)
- 14 个专用通用 I/O (GIO) 引脚和 39 个额外外设 I/O (PZ)
- 灵活的中断处理
- 八个外部中断
- 片上扫描基仿真逻辑,IEEE 标准 1149.1 (1) (JTAG) 测试访问端口
- 144 引脚塑料薄型四方扁平封装 (PGE 后缀)
- 100 引脚塑料薄型四方扁平封装 (PZ 后缀)
