- 引脚图
- 焊盘图
温馨提醒：图片仅供参考，商品以实物为准
SN74LVTH574NS
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 触发器 | |
| 类型 | D-型 | |
| 触发沿 | 上升沿 | |
| 工作电压 | 2.7V~3.6V | |
| 时钟频率(fc) | 150MHz | |
| 功能 | 使能 | |
| 元件数 | 1 | |
| 每个元件位数 | 8 |
| 属性 | 参数值 | |
|---|---|---|
| 输出类型 | 三态 | |
| 传播延迟(tpd) | 4.5ns@3.3V,50pF | |
| 系列 | 74LVTH系列 | |
| 灌电流(IOL) | 64mA | |
| 拉电流(IOH) | 32mA | |
| 静态电流(Iq) | 5mA | |
| 输入电容 | 3pF | |
| 工作温度 | -40℃~+85℃ |
商品概述
74LVT574和74LVTH574是为3.3V VCC工作而设计的高性能产品。该器件是一个8位边沿触发寄存器，与八个三态输出缓冲器相连。器件的两个部分由时钟（CP引脚）和输出使能（OE引脚）控制门独立控制。每个Dn输入的状态（在时钟从低到高转换前的一个建立时间）被传输到相应的触发器Qn输出。三态输出缓冲器设计用于驱动重载三态总线、MOS存储器或MOS微处理器。低电平有效的输出使能（OE引脚）独立于时钟操作控制所有八个三态缓冲器。当OE引脚为低电平时，存储的数据出现在输出端。当OE引脚为高电平时，输出处于高阻抗关断状态，这意味着它们既不会驱动总线也不会加载总线。
商品特性
- 输入和输出布局便于与微处理器接口
- 三态输出用于总线接口
- 通用输出使能控制
- TTL输入和输出开关电平
- 与5V电源系统的输入和输出接口能力
- 总线保持数据输入消除了使用外部上拉电阻来保持未使用输入的需求
- 允许带电插拔
- 输出连接到5V总线时无总线电流负载
- 上电复位
- 上电三态
- 闩锁保护
- JESD78 II类超过500mA
- ESD保护：
- HBM JESD22 - A114E超过2000V
- MM JESD22 - A115 - A超过200V
- 工作温度范围为 - 40°C ~ +85°C